具有硅指状触点的接触结构 和使用其的总叠层结构 本发明涉及一种用于和例如垫板、电极或者电路或装置的引线的接触目标建立电接触的接触结构，尤其是涉及一种具有更高速度、频率范围、密度和质量的，在其上有束状(硅指状)触点的接触结构和一个使用接触结构用作一个接口组件用于测试半导体晶片、封装半导体器件、IC晶片、印刷电路等等的总的叠层结构。
在测试高密度和高速度电装置中，例如LST和VLST电路，高性能触结构例如探测触点必需使用，在测试系统和被测试的装置之间形成接口组件。本发明的接触结构不限于测试应用，例如半导体晶片的强化试验，但是包含封装半导体、印刷电路等等的测试和强化试验。本发明的特点也可用于更一般的应用，包括IC引线，IC封装和其它的电连接。然而，为了解释方便，本发明主要参考半导体晶片测试来描述。
在半导体器件被以半导体晶片的形式测试的情况下，半导体测试系统，例如一种IC测试仪常常伴随有衬底处理器，例如一种自动晶片探测器，去自动测试半导体晶片。这样的一个例子示于图1中，其中半导体测试系统有一个测试头100，通常在单独的壳体中，用一束电缆电连接到测试系统的主要结构中。在由例如马达510驱动的控制器500地帮助下，测试头100和衬底处理器400相互机械连接。
通过衬底处理器，被测试的半导体晶片被自动提供到测试头100的测试位置，来自在测试中的半导体晶片上的IC电路的作为结果的输出信号(响应)被发射给半导体测试系统，其中它们和理想的数据比较，判定是否在半导体晶片上的IC电路功能是正确的。
图2更详细的示出当测试一个半导体晶片时，衬底处理器(晶片探测器)400、测试头100和一个接口组件140的结构。测试头100和衬底处理器400被接口组件140连接构成一个操作板、pogo管脚块、探测卡和其它的部分。图2的操作板120是一个有电路唯一连接到测试头的电覆盖、同轴电缆、弹簧管脚和触点的印刷电路板。
测试头100包括很多印刷电路板150，它相应于测试信道或测试管脚的数量。每个印刷电路板有一个触点160去接收一个操作板120相应的接触终端121。一个“蛙”环(pogo管脚块)130设置在操作板上去准确判定相对于衬底处理器400的接触位置，蛙环130有很多接触管脚141，例如ZIF触点或pogo管脚块，通过同轴电缆124，连接到在操作板120上的接触终端121。
如图2示出，测试头100设置在衬底处理器400上，通过接口组件140机械和电连接到衬底处理器。在衬底处理器400上，被测试的半导体晶片300被设置在卡盘180上，探测卡170被提供在被测试的半导体晶片300上，在测试中的半导体晶片的IC电路中，探测卡170有很多探测触点或触点(例如悬臂或管脚)190去和电路终端或接触目标接触。
电子终端或探测卡170的接触插座被电连接到提供在蛙环130上的接触管脚141，用同轴电缆接触管脚141也连接到操作板120的接触终端121，其中每个接触终端121被连接到测试头100的印刷电路板150，另外，通过有几百个内部电缆的电缆，印刷电路板150被连接到半导体测试系统。
在这种安排下，探测触点190在卡盘上接触半导体晶片300的表面去采用测试信号给半导体晶片300和接收来自测试中的半导体晶片300的作为结果的输出信号和由半导体测试系统产生的理想的数据进行比较，去判定是否安全的实现半导体晶片300。
图3是一个图2的传统的探测卡170的底视图。在这个例子中，探测卡170有一个环氧环，在其上设置有多个称作探针或悬臂的探测触点190。当在半导体晶片探测器400中的卡盘180设置半导体晶片300在图2中向上移动，悬臂190的顶端接触在晶片300上的衬垫或凸起，悬臂190的端被连接到线194，它进一步被连接到在探测卡170中形成的传输线(未示出)，传输线被连接到多个电极197，它接触图2的弹簧管脚141。
典型地，探测板170由多层聚酰亚胺衬底构成，在很多层上有接地板、电源板、信号传输线，正如在已有技术中已知的那样，每个信号传输线被设计有一个特有的阻抗例如50Ohms，通过平衡分布参数，即，聚酰亚胺的不变的非传导性和磁渗透性，在探测板170内的信号通路的电感和电容。因此，信号线是不匹配的线建立高频传输带宽给晶片300用于提供电流在稳定的状态中和由装置的输出开关产生的高电流峰值在瞬时状态，对于移动噪声，电容193和195被提供在探测板上在电源和地板之间。
探测板170的一个等价电路在图4中示出，用于解释在传统的探测板技术中高频率性能的限制。如在图4A和4B示出的那样，信号传输线在探测板170上从电极197、条线196(阻抗匹配)、线194和管脚或悬臂(接触结构)190延伸。因为线194和管脚190是不匹配的，这些部分在高频频段，如在图4C中示出的起电感L的功能。因为线194过于长和管脚190大约20-30mm，当测试测试中的装置的高频性能时，有效的限制将由电感产生。
另一个在探测板170中限制频率带宽的因素属于在图4D和4E中示出的电源和地指管脚。如果电源线可以提供足够大的电流给测试中的装置，在测试装置中将不会认真地限制工件带宽。然而，因为系列连接线194和管脚190用于提供电源(图4D)和系列连接线194和管脚190用于电源接地，信号(图4E)相当于电感，高速电流流动被严格地限制了。
而且，电容193和195被在电源线和地线之间提供，通过滤出在电源线上的噪声或波动脉冲，以保护测试中的装置的适当性能。电容193有一个相当大的值例如10μF，如果需要的话，通过开关可以从电源线断开。电容195有一个相当小的电容值例如0.01μF，固定连接到DUT。这些电容在电源线上起高频去耦功能，换句话说，电容限制探测触点的高频性能。
因此，如上面提到的最广泛使用的探测触点被限制在接近200MHz的频率带宽，这对于测试现代的半导体器件是不够的。在工业中，考虑到频率带宽可和测试仪的容量相比，它通常大约为1GHz或更高，在将来是必需的。另外，在工业中渴望探测板能够控制很多半导体器件，尤其是存储器，例如32或更多，以并行的方式增加测试容量。
在传统的技术中，如图3所示的探测卡和探测触点是手工做的，导致了质量的不一致。这种不一致的质量包括体积、频率带宽、接触力和阻抗等等的波动。在传统的探测触点中，使接触性能不可靠的另一个因素是温度的变化，探测触点和测试中的半导体晶片有不同的温度膨胀系数，因此，在温度变化时，接触位置间变化相反地影响接触力、接触阻抗和带宽。
因此，本发明的一个目的是提供一种接触结构和接口组件，该接口组件使用接触结构用于和接触目标电连接去建立其间的电通信，因此，达到一个高频率带宽、高管脚数量和高接触性能和高可靠性。
本发明的另外一个目的是提供一种接触结构和使用该接触结构以建立在测试有很高频率带宽的半导体集成电路中的电连接的整体的叠层结构，以满足在下一代半导体技术中的测试需要。
本发明的再一个目的是提供一种接触结构和一种其中有该接触结构的接口部件去建立用于测试半导体器件的电连接，它适合于同时并行测试很多半导体器件。
本发明的再一个目的是提供一种接触结构和一种其中有接触结构的接口部件去建立用于测试半导体器件的电连接，它能够补偿测试中的半导体晶片的温度膨胀系数。
在本发明中，用于和接触目标建立电接触的接触结构是通过半导体生产过程生产的，接触结构对于测试半导体晶片、封装LSI或印刷电路板(测试中的装置)是特别有用的，其中大量的硅指状触点是通过例如影印石版术形成且设置在硅或陶瓷衬底表面上。
本发明的接触结构用于和一个接触目标建立电连接，包括：
多个触点，每个有一个接触柱(contact beam)，当所述触点的顶端被压向接触目标时，它呈现出弹性压力，每个所述触点包括：
一个硅基底，有至少一个倾斜部分用于以预定的方向设置触点；
一个绝缘层，用于相互电绝缘所述接触柱；和
一个由导电材料形成在绝缘层上的导电层，由此由绝缘层和导电层形成接触柱；
一个接触衬底，用于设置多个触点，接触衬底有一个平的表面，用于以一种方式在其上粘接所述硅基底以建立所述预定方向；
一种粘接剂，用于粘接所述多个触点到所述接触衬底的平的表面；和
在所述接触衬底上设置多条迹线，分别连接到所述触点去建立信号通路用于和外部设备电连接。
在本发明的接触结构中，粘接剂被应用于所述多个触点的两面，较佳地，粘接剂被应用于所述多个触点的两面和由接触衬底的平面和每个所述触点的硅基底形成的前和后角，更较佳地，粘接剂被应用于所述多个触点的两面，和由接触衬底的平面和每个所述触点的硅基底形成的前和后角，和每个触点的底表面。
本发明的另一方面是一个接触组件，用于和接触目标建立电连接并在接触目标和测试设备之间对接，接触组件包括：
一接触结构，有多个以预定的方向设置在接触衬底上的触点，每个触点有一个接触柱，当触点的顶端被压向接触目标时，它呈现出弹力。每个触点包括一个有至少一个倾斜部分的硅基底，一个绝缘层，用于相互电绝缘所述接触柱，一个由导电材料形成在绝缘层上的导电层，由此由绝缘层和导电层形成接触柱，和多个设置在接触衬底上的电极，分别连接到所述触点。
在接触结构上设置一个导电弹性片，由一个弹性板形成，该弹性板在其中有很多垂直于该弹性板的水平面的金属线。
一个位于导电弹性片上的探测卡，在其下表面上设置有下电极以通过该导电弹性片建立和接触结构的电极的电连接，并在上表面上设置有通过互连迹线连接到下电极的上电极；和
一个位于探测卡上的管脚块，在相应于探测板的上电极位置上设置有多个弹性接触管脚以在探测卡和相关测试装备的外部部件之间建立电连接。
按照本发明，接触结构有很高的频率带宽去满足在下一代半导体技术中测试的需要，由于接触结构是通过现代的半导体生产过程形成的，大量触点可以被排列在一个小的空间上，这适用于同时测试很多半导体器件。
由于使用微组装技术而不用手工处理在衬底上同时生产大量的触点，可能达到质量的一致，在接触性能上高可靠性和长寿命，另外，因为触点可以被制造在如那些测试中的装置相同的衬底材料上，可能补偿测试中的装置的温度膨胀系数，这能够避免位置的误差。
图1是一个简图，示出在衬底装置和有一个测试头的半导体测试系统之间的结构关系；
图2是一个简图，示出一个用于连接半导体测试系统的测试头到衬底装置的详细结构的例子；
图3是一个底视图，示出一个有一个环氧环用于安置多个作为探测触点悬臂的探测板的例子；
图4A-4E是电路图，示出图3的探测卡的同等的电路；
图5是一个剖面图，示出一个设置本发明通过半导体生产过程生产的柱状(硅指状)触点的探测卡的接触结构和一个有接触目标的半导体晶片；
图6是一个简图，示出有本发明的柱状触点的图5的接触结构的底视图；
图7是一个简图，示出本发明的有在四个方向排列的触点的接触结构的另一个例子的底视图；
图8A是一个本发明的接触结构的剖面图，用于示出一个采用粘接剂在其上设置柱状触点的例子，图8B是图8A的接触结构的底视图；
图9是一个剖面图，示出一个使用本发明的接触结构，作为在测试中的半导体器件和图2的测试头之间总的叠层结构的例子；
图10A是一个平面图，示出一个用于图9的叠层结构中的导电弹性体的例子，图10B是一个图10A的导电弹性体的剖面图；
图11A-11D是剖面图，示出一个用于产生柱状(硅指状)触点去形成本发明的接触结构的过程的例子。
本发明的接触结构将参考图5-11加以描述。图5示出一个有本发明的通过半导体生产过程产生的柱状(硅指状)触点30接触结构10的例子。接触结构10主要由接触衬底20和硅指状触点30组成，接触结构10因此位于接触目标上方，例如在半导体晶片100上被测试的接触衬垫，当相互压时，触点30和半导体晶片100建立电连接。虽然只有两个触点30显示在图5中，在实际的应用中，例如半导体晶片测试中，很多的触点30被排列在接触衬底20上。
这么多的触点被通过相同的半导体生产过程生产，例如在硅基底上照相平版处理，和设置在接触衬底20上，如下面将解释的那样。在接触衬垫320之间的间距可以小到50μm或者更少，其中由于他们是通过相同的半导体生产过程如晶片300那样，在接触衬底20上的触点30更容易被以相同的间距排列。
硅指状触点30可以直接设置在接触衬底20上，如在图5和图6中示出的那样，去形成一个接触结构，它可被用作图2的探测卡170，或制造在一个封装中，例如一个传统的有头的IC封装，以便封装被设置在探测板上，或和其它的衬底间相互连接。由于硅指状触点30可以被制造在非常小的体积，一个可操作的设置在本发明的触点的接触结构或探测卡的频率范围可以很容易地增加到2GHz或更高。因为小的体积，在探测卡上的触点的数量可以增加到，例如2000或更多，这能够一次同时并行测试32或更多的存储装置。
此外，因为本发明的接触结构是由设置在接触衬底20上的触点30组成的，它一般是一种硅基底，环境变化例如硅基底的温度膨胀速度是和那些测试中的那些半导体晶片300是一样的，因此，在触点30和接触目标320之间的精确的位置可以被在整个测试中保持。
在图5中，每个触点30在指(柱)状形态中有一个导电层35，触点30也有一个基底40，它是贴在接触衬底20上。一个互连迹线24被连接到在接触衬底20的下面的导电层35，这样的在互连迹线24和导电层35之间的连接被例如通过焊接球28进行，接触衬底20进一步包括一个通孔23和一个电极22。通过一根线或导电弹性体，电极22是互连接触衬底20和外部设备，例如pogo管脚块或IC封装。
因此，当半导体晶片300向上移动时，硅指状触点30和在晶片300上的接触目标320机械和电的相互连接，结果，一个从接触目标320到电极22的信号通路被在接触衬底20上建立，互连迹线24、通孔23和电极22也作用于触点30小的间距到大的间距输出端去适应外部设备例如pogo管脚块或IC封装。
因为硅指状触点30的柱状的弹性力，当半导体晶片300被压向接触衬底20时，导电层35的末端产生足够的接触力。当压向接触目标320用于通过金属氧化层渗透时，导电层35的末端适宜于削尖去达到擦拭效果，。
例如，如果在半导体晶片300上的目标320有氧化铝在它的表面，为了以低的接触阻抗建立电连接，擦拭效果是必需的。从触点30的柱状形态得出的弹力提供一个适当的对接触目标320的接触力，由硅指状触点30的弹力产生的弹性也起作用，补偿在体积或包括在接触衬底20、接触目标320、晶片300和触点30上的平面上(平坦)的差别。
导电层35的材料的一个例子包括镍、铝、铜、镍化钯、铑、镍化金、铱或几种其它的材料的堆积。试图用于半导体测试应用的硅指状触点30的体积的一个例子可以是整体高度为100-500μm，水平长度为100-600μm，和宽大约为30-50μm，用于在接触目标320间50μm或更多的间距。
图6是一个有多个硅指状触点30的图5的接触衬底20的底视图。在实际的系统中，很多触点，例如几百或几千个，将以图6的方式排列。互连迹线24扩大触点30到通孔23和电极22的间距如图6所示。粘接剂33被提供在衬底20和触点30的基底40之间的接触点(触点30的内面)。粘接剂33也被提供在一组触点30的边(图6中的触点的上和下边)上。粘接剂的一个例子包括热硬化性粘接剂，例如环氧的、聚酰亚胺和硅树脂；和热塑性的粘接剂，例如丙烯酸、尼龙、含苯氧基的和石蜡；和UV固化粘接剂。
图7是一个底视图，示出本发明的接触结构的另一个例子，其中触点30被在四个方向上排列。与图5和图6的例子相似，每个触点30有一个导电层35和一个附着在接触衬底20上的基底40。互连迹线24被连接到在接触衬底20的下面的导电层35，互连迹线24和导电层35被连接，例如，通过焊接球28。接触衬底20进一步包括一个通孔23和一个电极22，通过一个线或导电弹性体，电极22相互连接接触衬底20和外部设备，例如pogo管脚块或IC封装。
由于硅指状触点30可以被制成很小的体积，一个可操作的设置在本发明的 触点的接触结构或探测卡的频率范围可以很容易地增加到2GHz或更高。因为小的体积，在探测板器上的触点的数量可以是2000或更多，这能够一次同时并行测试很多半导体器件，例如32或更多的存储IC。
图8A和图8B示出了本发明的接触结构的另一个例子。图8A是一个接触结构的剖面图，图8B是一个图8A的接触结构的底视图。与图5和图6的例子类似，硅指状触点30设置在接触衬底上。在实际的应用中，很多触点，例如几百或几千个将会以在图6、7和8B中的方式排列。互连迹线24如在图6示出的扩展触点30到通孔23和电极22的间距。
粘接剂33被提供在触点30的衬底20和基底40之间的前和后接触点(触点30的内部和外部面)，粘接剂33也被提供在一组触点30的边上(在图8B中一组触点30的上和下面)。粘接剂进一步被提供在触点30的下面，即在基底40和接触衬底20的平面之间如在图8A中示出的。如上面注意到的，粘接剂的一个例子包括温度固化粘接剂和UV(紫外线)固化粘接剂。
图9是一个剖面图，示出一个使用本发明的接触结构形成一个接口组件的总的叠层结构的例子。接口组件将用作在测试中的半导体器件和图2的测试头之间的接口。在这个例子中，接口组件包括一个导电弹性体250，一个路由板(探测卡)260和pogo管脚块(蛙环)130以图9所示的顺序提供在接触结构10上。
导电弹性体250，路由板(探测卡)260和pogo管脚块(蛙环)130是机械和电的相互连接，因此通过电缆24和操作板120(图2)从触点30的顶端到测试头100电路产生，因此，当半导体晶片300和接口组件被相互压时，电通信将在测试中的装置(在晶片300上接触衬垫320)和半导体测试系统间建立。
pogo管脚块(蛙环)130等于在图2中示出的有很多弹簧管脚在探测板260和操作板之间120的接口。在弹簧管脚的上端，在图2的测试头100中，通过操作板120，电缆240例如同轴电缆被连接到发射信号印刷电路板(管脚电子板)150。探测卡260在其上面和下面有很多接触衬垫或电极262和265。电极262和265通过互连迹线263被连接到接触结构的输出端去满足在pogo管脚块中的弹簧管脚的间距。
导电弹性体250被在接触结构10和探测卡260之间提供，通过补偿其间的平面和垂直间距，导电弹性体250是确认在接触结构的电极22和探测板的电极262之间的电通信，导电弹性体250是一个有很多导线在垂直方向如在下面将描述的弹性片。
图9的接触结构10用在电极22上和在触点30的导电层35的顶部的球形触点31提供。依据表面结构和相关部分的体积，这个球体接触是有用的，尤其是，当在触点的顶部提供建立一个相对尖锐接触点时，这个球体接触是有效的。当压接触衬垫320时，这样的尖锐的接触点产生一个擦洗的效果。当电极22不够厚的整个和导电弹性体250接触时，在电极22上的球体触点31是有用的，因此，如果电极22有足够的厚度充分和导电弹性体接触时，球体触点31可以不是必需的。
球形触点31是一个坚硬的直径40μm的接触球，例如由涂有钨人的玻璃或坚硬金属组成。另一个球形触点31的例子是一个由坚硬金属组成的球状接触，例如镍、铍、铝、铜、镍钴铁合金，或铁镍合金。此外，球形触点31可以由基本金属例如镍、铝、铜或另它的合金组成，如上面镀有高导电性非氧化金属例如金、银、镍钯、铑、镍金或铱。球形触点31通过焊接、铜焊、熔接或采用导电粘接剂附着在电极22上。球形触点31的形状可以是一个半球状的，以便一个非球状部分附着在电极22上。
图10A是一个平面图，示出一个用于图9的叠层结构的导电弹性体250的例子，图10B是一个图10A的导电弹性体的剖面图。在这个例子中，导电弹性体250由硅胶片和多排的金属细丝252组成。金属细丝(线)252被在图9的垂直方向提供，即垂直于导电弹性体250的水平片。随硅胶片的厚度是0.2mm，在金属细丝之间的间距的一个例子是0.05mm。这样的导电弹性体是由Shin-EtsuPolymer Co.Ltd Japan制造，在市场上是可用的。
图11A-11D是示意性的剖面图，示出一个用于生产本发明的触点30的方法的例子。生产方法的更详细的描述和生产方法的变化版本被在由本发明的相同的受让人拥有的美国专利申请NO.09/222，176中给出。在这个方法中，依据接触结构，在图11D中示出的触点被生产有两个倾斜(成角的)部分621和622。以在图5和图8A中示出的方式，倾斜部分622被用于在接触衬底20的平面上设置触点。
在图11A中，一个掺硼层48被在硅基底40上形成，其中特定的地区43(蚀刻)被限定为不涂硼。非导电层52例如二氧化硅SiO2被在掺硼层48上提供去建立一个绝缘层。一个二氧化硅SiO2层54也被提供在硅基底40的下部作为蚀刻掩模。通过影印石版术方法(未示出)用于允许各向异性的蚀刻，蚀刻窗口56被限定在衬底40的两边。
各向异性的蚀刻方法被在硅基底40上实现，沿着(111)硅基底40的晶体平面如在图11B中那样，它产生成角部分621和622。相应于硅基底40的底部这个角度是54.7°。另一方面，倾斜部分622可以通过切割硅基底40制成，而不是上面提到的蚀刻方法。因为特定的部分43未被涂上硼，在这些地区的硅基底被蚀刻掉了，剩下指状(梳状)结构(硅指状触点)在硅基底的两边。在图11C中，另外一种影印石版术方法被实现去形成光刻胶层(未示出)，以便导电层35通过一种电镀方法被产生。结果硅指状触点30如图11D示出被切割成适当的形状。
按照本发明，接触结构有很高的频率带宽去满足下一代半导体技术的测试的需要，由于通过一个用于半导体产生方法的现代小型化技术，接触结构被形成，很多触点可以被排列在一个很小的空间上，这适用于同时测试很多半导体器件，本发明的接触结构也可被用于在更普遍的应用中，包括一个IC头，IC封装和其它的电连接。
由于很多的触点使用微组装技术被同时在衬底上生产而不用手工控制，可能达到质量的一致性，在接触性能上的高可靠性和长寿命，另外，因为触点可以在相同的衬底材料上被制造，如那些测试中的装置的材料，这可能补偿测试中的装置的温度膨胀系数，这能够避免位置的误差。
虽然仅仅一个实施例被在这里举例说明和描述，应该理解按照上述教示，在附加的权利要求范围内，不脱离精神和本发明的想要的范围，本发明的很多改变和变化是可能的。