时钟脉冲信号产生装置与方法 【技术领域】
本发明涉及一种时钟脉冲信号产生装置与方法，特别涉及应用于个人计算机影像卡中电视信号编码器上的时钟脉冲信号产生装置与方法。背景技术
随着制造技术的快速进展，个人计算机已成为人们生活所必需的产品，而其具有强大运算能力，使用者可利用它完成许多其它电子产品的功能。利用个人计算机来播放VCD、DVD等激光视盘便是一例，但通常因个人计算机显示屏尺寸过小，造成实际观赏上不便，因此提供一电视讯号输出端来利用一般家用电视进行显示，已成为个人计算机中影像卡的重要功能。
图1a为一影像卡(display adapter)的部分功能方框示意图，其中图形处理芯片10(graphic chip)输出一像素数据并行数字信号至一随机存取内存数模转换器(Random Access Memory Digital-to-Analog Converter，简称RAMDAC)11以及一电视信号编码器12(TV encoder)，而该像素数据并行数字信号经该随机存取内存数字模拟转换器11转换后为可提供计算机显示器13进行显示的模拟信号。至于该像素数据并行数字信号经电视信号编码器12的处理后方可产生供电视14进行显示的一模拟电视信号，而此模拟电视信号一般又可分为NTSC以及PAL两种规格。
图1b为上述电视信号编码器12(TV encoder)内部的部份功能方框示意图，其中该像素数据并行数字信号是经数据捕获器(Data Capture device)121、色彩空间转换器(Color Space Converter)122、画面尺寸调整及防闪烁器(Scaler and Deflicker)123、NTSC/PAL编码器(NTSC/PAL encoder)124以及一数模转换器(Digital-to-Analog Converter)125转换后方可产生供电视14进行显示的NTSC规格电视信号或PAL规格电视信号。至于NTSC/PAL编码器(NTSC/PAL encoder)124工作所需的像素时钟脉冲信号(pixel clock)由一锁相回路时钟脉冲产生器126所产生，而为能使图形处理芯片10(graphicchip)工作所需的系统时钟脉冲信号(system clock)与像素时钟脉冲信号(pixel clock)同步，公知手段的锁相回路时钟脉冲产生器126是根据图形处理芯片10(graphic chip)所送出的系统时钟脉冲信号(system clock)来产生该像素时钟脉冲信号(pixel clock)，所以系统时钟脉冲信号(systemclock)的频率漂移也将同时造成像素时钟脉冲信号(pixel clock)产生频率漂移，但由图形处理芯片10的误差容忍度较为宽松，因此过大的频率误差值将使NTSC/PAL编码器(NTSC/PAL encoder)124无法输出可被正常译码的电视信号，造成无法在电视屏幕上正常显示，而为能有效改善此一缺失，在美国专利US5874846中提及一解决此一问题的技术手段。
图2为美国专利US5874846中的一实施例电路方框示意图，其为可设置在NTSC/PAL编码器(NTSC/PAL encoder)124中的一时钟脉冲产生器300，其主要由时钟脉冲测量电路(clock measuring circuit)310与一PQ比例计数器(The P∶Q ratio counter)311构成，而时钟脉冲测量电路(clock measuringcircuit)310输出的计数值Nr满足下列等式：
Nr＝Ns×Fr/Fs
其中Ns为一预设计数值，而Fs为上述像素时钟脉冲信号(pixel clock)地频率，Fr则为电视信号编码器12内部就原本具有的振荡器所产生时钟脉冲信号频率，因规格要求不同，故Fr的准确度远高于Fs。
至于PQ比例计数器(The P∶Q ratio counter)311则受计数值Nr与像素时钟脉冲信号Fs的触发而产生NTSC/PAL编码器124所需的时钟脉冲信号，而该时钟脉冲信号的频率Fo则满足下列等式：
Fo＝(P/Q)×Fs
其中Q为一预设系数，而P＝Nr
如此一来，随着Fs漂移的计数值Nr将可使利用Fs为触发信号的PQ比例计数器所输出的时钟脉冲信号频率Fo趋向稳定，进而希望使NTSC/PAL编码器124能输出可被正常译码的电视信号，但此公知手段中，在系统与参考值计数器间所设置的同步控制器将造成两者间具有0.5Tr至1Tr(Tr＝1/Fr)的相位差，因此无法完全确保时钟脉冲信号的频率Fo完全稳定，为能更进一步改善频率Fo的稳定度为发展本发明的主要目的。发明内容
本发明所要解决的技术问题为提供一种时钟脉冲信号产生装置，响应一第一时钟脉冲信号与一参考时钟脉冲信号而产生一输出时钟脉冲信号，该第一时钟脉冲信号频率为Fs，而该参考时钟脉冲信号频率为Fr，其装置包含：一计数值数列产生器，其根据一预设计数值Ns并响应第一时钟脉冲信号、该参考时钟脉冲信号的触发而每隔一Ns/Fs的周期来输出一计数值，进而形成一计数值数列；一参考计数值产生器，电连接于该计数值数列产生器，其响应该计数值数列与该参考时钟脉冲信号而产生一参考计数值Nr，而该参考计数值Nr是由该计数值数列中最新计数值与相隔k个间距的一先前计数值的差值再除以k所定义，而k大于或等于2；以及一比例计数器，电连接于该参考计数值产生器，其因响应该参考计数值Nr以及该第一时钟脉冲信号而产生一输出时钟脉冲信号。
根据上述构想，时钟脉冲信号产生装置中该计数值数列产生器可包含：一除频器，其因响应该第一时钟脉冲信号与该预设计数值Ns而产生一第二时钟脉冲信号，而该第二时钟脉冲信号的频率为Fs/Ns；以及一计数器，电连接于该除频器，其响应该参考时钟脉冲信号而持续进行计数并根据该第二时钟脉冲信号的周期性触发，进而每隔一Ns/Fs的周期输出该计数值，进而形成该计数值数列。
根据上述构想，时钟脉冲信号产生装置中该除频器可包含：一向下计数器，其响应该第一时钟脉冲信号的触发而由该预设计数值Ns开始向下计数，进而产生一向下计数值；以及一比较器，电连接于该向下计数器，其响应该向下计数值为0时发出该第二时钟脉冲信号。
根据上述构想，时钟脉冲信号产生装置中该计数值数列产生器还可包含一同步电路，电连接于该比较器与该计数器之间，用来使其两端电路装置维持同步。
根据上述构想，时钟脉冲信号产生装置中该参考计数值产生器可包含：一第一缓存器，电连接于该计数值数列产生器，用来暂存该计数值数列产生器所输出该计数值数列中的一计数值；一减法器，电连接至该计数值数列产生器与该第一缓存器，在一时间间距中，将该计数值数列产生器所产生的计数值与该第一缓存器中所暂存的该计数值相减而获得一第一差值；一第二缓存器，电连接于该减法器，其用来暂存该第一差值；以及一平均缓冲器，电连接于该减法器与该第二缓存器，在下一时间间距中，其用来将该减法器所输出的一第二差值与第二缓存器所暂存的该第一差值相加后除以2，进而得到该参考计数值Nr。
根据上述构想，时钟脉冲信号产生装置中还包含一同步电路，电连接于该平均缓冲器与该比例计数器之间，用来使其两端电路装置维持同步。
根据上述构想，时钟脉冲信号产生装置中该比例计数器可为一PQ比例计数器，其中Q为一预设系数，而P＝Nr。
根据上述构想，时钟脉冲信号产生装置中该第一时钟脉冲信号可为一个人计算机影像卡上一电视信号编码器中一锁相回路时钟脉冲产生器所发出的一像素时钟脉冲信号，而该锁相回路时钟脉冲产生器是根据该个人计算机影像卡上的一图形处理芯片系统的时钟脉冲信号来产生该像素时钟脉冲信号。
根据上述构想，时钟脉冲信号产生装置中该参考时钟脉冲信号可由该个人计算机影像卡上一电视信号编码器中内部所具有的一振荡器产生。
本发明的另一发明目的为提供一种时钟脉冲信号产生方法，其方法包含下列步骤：提供一第一时钟脉冲信号与一参考时钟脉冲信号，其中该第一时钟脉冲信号的频率为Fs，而该参考时钟脉冲信号的频率为Fr；根据一预设计数值Ns并响应该第一时钟脉冲信号、该参考时钟脉冲信号的触发而每隔一Ns/Fs的周期来产生一计数值，进而形成一计数值数列；响应该计数值数列与该参考时钟脉冲信号而产生一参考计数值Nr，而该参考计数值Nr是由该计数值数列中最新计数值与相隔k个间距的一先前计数值的差值再除以k所定义，而k大于或等于2；以及响应该参考计数值Nr以及该第一时钟脉冲信号而产生一输出时钟脉冲信号。
根据上述构想，时钟脉冲信号产生方法中该计数值数列可由下列步骤产生：响应该第一时钟脉冲信号与该预设计数值Ns而产生一第二时钟脉冲信号，而该第二时钟脉冲信号的频率为Fs/Ns；以及响应该参考时钟脉冲信号而进行计数并根据该第二时钟脉冲信号的周期性触发，进而每隔一Ns/Fs的周期来产生该计数值，形成计数值数列。
根据上述构想，时钟脉冲信号产生方法中该第二时钟脉冲信号可由下列步骤产生：响应该第一时钟脉冲信号的触发而由该预设计数值Ns开始向下计数，产生一向下计数值；以及响应该向下计数值为0时发出该第二时钟脉冲信号。
根据上述构想，时钟脉冲信号产生方法中该参考计数值可由下列步骤产生：暂存该计数值数列产生器所输出该计数值数列中的一计数值；在一时间间距中，将该计数值数列产生器所产生的新计数值与暂存的该计数值相减而获得一第一差值；暂存该第一差值；以及在下一时间间距中，将该减法器所输出的一第二差值与第二缓存器所暂存的该第一差值相加后除以2，进而得到该参考计数值Nr。
根据上述构想，时钟脉冲信号产生方法中该输出时钟脉冲信号的频率由(P/Q)×Fs所定义，其中Q为一预设系数，而P＝Nr。
根据上述构想，时钟脉冲信号产生方法中该第一时钟脉冲信号为一个人计算机影像卡上一电视信号编码器中一锁相回路时钟脉冲产生器所发出的一像素时钟脉冲信号，而该锁相回路时钟脉冲产生器是根据该个人计算机影像卡上的一图形处理芯片系统时钟脉冲信号来产生该像素时钟脉冲信号。
根据上述构想，时钟脉冲信号产生方法中该参考时钟脉冲信号是由该个人计算机影像卡上一电视信号编码器中内部所具有的一振荡器所产生。附图说明
图1a为一公知影像卡的部分功能方框示意图。
图1b为电视信号编码器内部的部分功能方框示意图。
图2为公知的时钟脉冲产生器的实施例电路方框示意图。
图3为本发明对于时钟脉冲信号产生装置所发展出的一较佳实施例电路方框示意图。具体实施方式
图3为本发明所发展出的一较佳实施例电路方框示意图，其完成一可设置于上述NTSC/PAL编码器(NTSC/PAL encoder)中的时钟脉冲信号产生装置4，其主要由计数值数列产生器41、参考计数值产生器42以及比例计数器43所构成。其中该计数值数列产生器41包含有一除频器411以及一计数器412，除频器411响应一频率为Fs的第一时钟脉冲信号与一预设计数值Ns而产生一第二时钟脉冲信号，而该第二时钟脉冲信号的频率为Fs/Ns。而计数器412则响应该参考时钟脉冲信号而持续进行计数并根据该第二时钟脉冲信号的周期性触发，进而每隔一Ns/Fs的周期来输出一计数值，进而形成一计数值数列。而上述除频器411可由一向下计数器4111以及一比较器4112所构成，该向下计数器4111响应该第一时钟脉冲信号的触发而由该预设计数值Ns开始向下计数，产生一向下计数值，至于比较器4112则响应该向下计数值为0时发出的第二时钟脉冲信号。
另外，该参考计数值产生器42则包含有一第一缓存器421、一减法器422、一第二缓存器423以及一平均缓冲器424，其中第一缓存器421用来暂存该计数值数列产生器41所输出的计数值数列中的一计数值C1，而减法器422则在下一时间间距(Ns/Fs)中，将该计数值数列产生器41所输出的新计数值C2与原先该第一缓存器中所暂存的计数值C1相减而获得一第一差值C2-C1。至于第二缓存器423则用来暂存第一差值C2-C1，而平均缓冲器424则在再下一时间间距中，其用来将该减法器422所输出的一第二差值C3-C2与第二缓存器所暂存的该第一差值C2-C1相加后除以2，进而得到一参考计数值Nr并输出至比例计数器43中，因此，参考计数值Nr是随着前一次差值与此次差值的平均值而改变。至于该比例计数器43则可以一PQ比例计数器来完成，其中Q为一预设系数，其中P＝Nr。
而为能使不同时钟脉冲信号所控制的两端电路装置维持同步，我们还在该比较器4112与该计数器412之间以及该平均缓冲器424与比例计数器43之间，还设有第一同步电路413与第二同步电路44。
同样地，参考计数值产生器42所使用的参考时钟脉冲信号Fr可由电视信号编码器内建的振荡器来产生，其准确度远高于Fs。而由本发明装置所得到的Nr，由于其取样范围较广，因此可将公知手段中所产生的相位差加以平均，因此最后所输出该时钟脉冲信号的频率Fo(Fo＝(Nr/Q)×Fs)将可得到较佳修正。如此一来，时钟脉冲信号的频率Fo的稳定度将可更进一步得到改善，进而达到发展本发明的主要目的。