在衬底上沉积厚膜电介质的方法.pdf

本发明公开了一种在衬底上沉积厚膜电介质的方法。该方法首先在衬底上沉积第一层厚膜电介质，接着将所述第一层风干，让溶剂逸出，从而增加第一层的孔隙度。然后将所述第一层烘干。接着，在第一层之上沉积另外的厚膜电介质层，并在每层被沉积之后将其烘干。最后烧制所沉积的层。

1.  一种在衬底上沉积厚膜电介质的方法，包括：
a)在衬底上沉积第一层厚膜电介质；
b)风干所述第一层，以使溶剂逸出，从而增加所述第一层的孔隙度；
c)烘干所述第一层；
d)在所述第一层之上沉积另外的厚膜电介质层，每个另外的层被沉积之后进行烘干；以及
e)烧制所述沉积的层。

2.  如权利要求1所述的方法，其中，所述第一层被风干至少45分钟。

3.  如权利要求1所述的方法，其中，所述烘干第一层包括以峰值温度约150℃烘干约15分钟。

4.  如权利要求3所述的方法，其中，所述烘干另外的层包括以峰值温度约150℃烘干约15分钟。

5.  如权利要求1所述的方法，其中，所述烧制包括以峰值温度约850℃的烧制。

6.  如权利要求1所述的方法，还包括测量所沉积的层的干印刷厚度，以确定在所沉积的层被烧制之后是否将达到预期的最终电介质厚度。

7.  如权利要求6所述的方法，其中，所沉积的层的所述干印刷厚度通过垂式厚度测微器或针式轮廓仪中的一个来测量。

8.  如权利要求6所述的方法，其中，所沉积的层的所述干印刷厚度用垂式厚度测微器来测量。

9.  如权利要求1所述的方法，其中，所述厚膜电介质层包括KQ电介质。

10.  如权利要求9所述的方法，其中，所述KQ电介质是KQ CL-90-7858型电介质。

11.  如权利要求10所述的方法，还包括在烧制之后，将所沉积的层研磨至预期的最终电介质厚度，然后再烧制所沉积的层，以使接地表面以及各边光滑。

12.  如权利要求1所述的方法，其中，所述厚膜电介质层包括玻璃电介质。

13.  如权利要求1所述的方法，还包括在沉积前将所述厚膜电介质稀释到粘度为18.0±2.0。

14.  如权利要求1所述的方法，其中，所述厚膜电介质层是通过具有200目、1.6密耳的金属丝、0.8毫升乳胶的不锈钢屏印刷所述层而被沉积的。

15.  如权利要求1所述的方法，还包括沉积另外的厚膜电介质层，直到达到了超过预期干印刷厚度的干印刷厚度，然后在烧制所沉积的层之前，将所沉积的层平坦化至预期干印刷厚度。

16.  如权利要求1所述的方法，还包括在烧制之后，将所沉积的层研磨至预期的最终电介质厚度，然后抛光接地表面。

17.  如权利要求1所述的方法，其中所述第一层被风干至少45分钟，其中所述烘干第一层包括以峰值温度约150℃烘干约15分钟，其中所述烘干每个另外的层包括以峰值温度约150℃烘干约5分钟，并且其中，所述烧制包括以峰值温度约850℃的烧制。

18.  如权利要求17所述的方法，其中，所述厚膜电介质包括KQ CL-90-7858型电介质。

19.  如权利要求18所述的方法，其中，所述KQ CL-90-7858型电介质在沉积之前被稀释至粘度为18.0±2.0。

20.  如权利要求18所述的方法，还包括在烧制之后，将所沉积的层研磨至预期的最终电介质厚度，然后再烧制所沉积的层，以使接地表面以及各边光滑。

在衬底上沉积厚膜电介质的方法
技术领域
本发明涉及在衬底上沉积厚膜电介质的方法，尤其是在微波电路制造中在衬底上沉积厚膜电介质的方法。
背景技术
微波电路通常由独立的薄膜元件(如微波传送带或弯曲微波传送带)构成，这些薄膜元件然后和一个或多个有源电路管芯一起装配到通常称为“金砖(gold brick)”的机制金属封装体中。这些机制封装体经常构成了最终完成的电路的成本中的相当大的部分。为了简化金砖的加工并且改进阻抗匹配，理想情况下薄膜元件与管芯自身的厚度相同。然而，高频率的微波电路将会导致高功率，而高功率又会导致高热耗散，高热耗散将会减小有源电路片的厚度，而有源电路片厚度的减小又导致薄膜元件厚度的减小，薄膜元件厚度的减小会使衬底易碎，易碎的衬底导致工艺产量低、成本高。
发明内容
本发明的一个方面提供了在衬底上沉积厚膜电介质的方法。该方法包括在衬底上沉积第一层厚膜电介质，接着将第一层厚膜电介质风干，让溶剂逸出，从而增加第一层的孔隙度。然后将第一层厚膜电介质烘干。接着，在第一层厚膜电介质之上沉积另外的厚膜电介质层，并在每层厚膜电介质被沉积之后将其烘干。最后烧制所沉积的层。
这里也公开了其他的实施方式。
本发明的示例性实施例在附图中被图示，其中：
图1示出了衬底上沉积厚膜电介质的方法；
图2示出了被沉积在接地面上的第一层厚膜电介质；
图3示出了在图2中所示的厚膜电介质层上所沉积的另外的厚膜电介质层；
图4示出了烧制之后的图3中所示的厚膜电介质层；
图5示出了被沉积在图4中所示的厚膜电介质上的导体。
图1示出了一种在衬底上沉积厚膜电介质的方法100。该方法首先在衬底上沉积第一层厚膜电介质102。第一层厚膜电介质沉积之后，让该层持续风干一段时间104，以使溶剂逸出，从而增加第一层厚膜电介质的孔隙度。然后，将该层烘干106。当沉积并干燥所述第一层之后，在所述第一层之上沉积另外的厚膜电介质层108。当每个另外的厚膜电介质层，包括最后一层，被沉积之后，将该层烘干。当所有的层已经被沉积并烘干后，烧制所沉积的这些层110。
图2～图4示出了上述方法的示例应用。图2以示例的方式示出了衬底200，该衬底200可以是40密耳(mil)的研磨过的氧化铝陶瓷衬底。衬底200上表面设有接地面204，但这不是必需的。若设置了接地面，则该接地面可以替代地位于衬底的下表面，甚至可以位于衬底的内部。为了说明的目的，“接地面”一词应当认为包括基本或完全覆盖一个表面的接地面，以及接地迹线，这些接地迹线起到对于一个或多个具体导体的接地面的作用。
按照图1所示的方法，第一层厚膜电介质202被沉积在衬底200上，在一个实施例中，电介质202是KQ CL-90-7858型电介质(一种玻璃电介质)，这种电介质可以从Heraeus Cermalloy公司(24 Union Hill Road，West Conshohocken，Pennsylvania，USA)获得。然而，电介质202也可以是其他的电介质，尤其是其他KQ电介质、玻璃电介质或其他具有合适电气性能的电介质。
KQ CL-90-7858型电介质印刷时像标准的厚膜胶；其介电常数为3.95(与氧化铝陶瓷的9.6相比)；损耗角正切为2E-4；可以在传统的带式炉中以850℃在空气中进行烧制；烧制后，其在光学上是透明的；该电介质与杜邦QG150型金相容(可从杜邦公司(1007 Market Street，Wilmington，Delaware，USA)获得)。损耗低和介电常数小的特性使KQ CL-90-7858型电介质尤其适合用来制造微波电路(例如微波传输线)。
KQ CL-90-7858型电介质可采用丝网印刷(screen printing)沉积在衬底200/204上。在实际应用中，在沉积前，将KQ CL-90-7858型电介质稀释到粘度为18.0±2.0时的效果较好，然后通过不锈钢屏(200目(mesh)、1.6密耳的金属丝、0.8毫升的乳胶)对其进行印刷来沉积被稀释的电介质。
如果所沉积的电介质层202立即被烘干，那么当其变干时容易破裂。这被认为是被截留的气体(trapped gasses)在电介质层内部产生异常压力的结果。然而已经发现，电介质层的持续风干可以让溶剂从该层中逸出，从而增加该层的孔隙度。对于沉积在镀金氧化铝陶瓷衬底上并且具有约1.5密耳的干印刷厚度的第一层KQ CL-90-7858型电介质，风干至少45分钟，可减轻电介质层在被烘干时的破裂。在风干后，该层202可以采用标准的烘干(例如，在峰值温度150℃左右烘干约15分钟)。
当第一层厚膜电介质202经过风干和烘干后，另外的厚膜电介质层300、302、304就可以被沉积在第一层之上(例如，采用与被用于将第一层厚膜电介质沉积在衬底上相同的工序；见图3)。随后的每一层可以在沉积下一层之前采用约五分钟的快速烘干。假如被干燥但没有被烧制的第一层电介质可能比衬底200/204更加多孔，并且另外的电介质层300-304像合成物那样趋向于互相之间产生比第一层202和衬底200/204之间更牢固的结合，那么对另外地厚膜电介质层的持续风干通常是不必要的，可以被省略来缩短制造工序。
当全部的厚膜电介质层202、300～304已经被沉积和干燥之后，这些层被烧制(见图4的经烧制的电介质400)。如果这些层包含KQ CL-90-7858型电介质，那么可以采取常用的厚膜烧制工艺(例如，厚膜电介质可以用传统的带式炉，在峰值温度大约为850℃的情况下，于峰值处通风烧制10分钟左右。可以采用缓慢地控制温度倾斜上升，以充分散发气体并燃烧所有的有机材料。同样，可以使用缓慢地控制温度倾斜下降来防止衬底的破裂)。
在烧制过程中，所沉积的电介质层202、300～304将会收缩(即，由于溶剂和有机粘合剂被烧去)。因此，只能通过沉积足够达到比预期的最终电介质厚度更大的干印刷厚度(T1，见图3)的电介质层202、300～304，以获得预期的最终电介质厚度(或“烧制后印刷厚度”；T2，见图4)。举例来说，前面所提到的KQ CL-90-7858型电介质在烧制后会收缩到原来的烧制前厚度的60％左右，与此相比，其他电介质材料可能具有更大或更小的收缩系数，不过，对于给定生产商的特定产品类型，其收缩系数通常是固定的。所沉积的层的干印刷厚度和烧制后印刷厚度都可以用垂式厚度测微器(drop-gauge micrometer)或针式轮廓仪来测量。
因为厚膜层的沉积过程中，在可以多么精确地控制厚膜层的高度方面存在一些限制，并且，因为后续的厚膜层的沉积仅是叠加了所有厚膜高度变化的效果，所以，在一些情况下，沉积厚膜电介质层，直到达到超过了预期干印刷厚度的干印刷厚度(T1)。然后，精确的最终电介质厚度(T2)可以通过多种方法获得。其中一种方法就是在所沉积的层202、300～304被烧制之前，将它们平坦化到预期干印刷厚度，并使用已知的收缩系数获得预期的最终结果。在此情况下，“干印刷厚度＝烧制后印刷厚度/收缩系数”是一个有用的公式。注意的是，对于10密耳厚的电介质来说，简单剪切金属垫片方式(simple cutout metal shim pattern)可以被用来获得误差小于±0.4密耳的最终厚度。一种更精确但费用也更高的方法是将烧制后的电介质研磨到预期的最终电介质厚度。采用这种方法，10密耳厚的电介质层面可以被控制在误差小于±0.1密耳的变化范围内。接地表面然后可以被抛光以去除刮痕，或者如果电介质采用KQ CL-90-7858型，那么接地电介质400可以被再烧制，以使接地表面以及各边光滑(即，因为KQ CL-90-7858型电介质在再烧制时会回流到小角度)。
应当注意，对于KQ CL-90-7858型电介质而言，当采用研磨方法时，需11密耳左右的干燥印刷厚度来获得约5密耳的最终(烧制后)的电介质厚度。
在接地面204上沉积了厚膜电介质400之后，可以在厚膜电介质上形成导体500(见图5)。举例来说，可以通过在电介质400上沉积导电厚膜(例如，采用丝网印刷、模板印刷(stencil printing)或者刮刀式印刷(doctor blading))，然后在导电厚膜中图案化并蚀刻导体500，来形成这样的导体。另外，导体500也可以采用发明人约翰·F·凯西(John F.Casey)等的题为“在电介质上形成导体的方法(Methods for Forming aConductor on a Dielectric)”的专利申请中所公开的方法来形成。
上述技术还可以被用在本发明的至少一些实施例中，以形成比常规厚膜工艺所生产的电介质层厚许多的高质量电介质层。对于给定的预期的微波阻抗值来说，电介质层越厚，则允许导体带越宽，而导体带越宽，则可以生成更精确的线路，并且可减少因导体损耗而产生的信号衰减。
本申请涉及John F.Casey等人在与本申请相同日期递交的题为“制作微波电路的方法(Methods for Making Microwave Circuits)”的申请(卷号No.10020707-1)，以及John F.Casey等人在与本申请相同日期递交的题为“在电介质上形成导体的方法(Methods for Forming a Conductor on aDielectric)”的申请(卷号No.10030748-1)。这些申请所公开的所有内容在这里作为参考而被引用。
尽管这里已经详细描述了本发明的示例性且目前是优选的实施例，但应该理解，本发明的概念可以以别的多种方式来实现和利用，并且所附权利要求应当被解释为包括除了由现有技术所限定的之外的这些变化。