薄膜晶体管阵列基板结构 【技术领域】
本发明是有关于一种薄膜晶体管阵列基板结构，且特别是有关于一种在最后一条扫描配线上方形成具有电容补偿作用的拟电极(dummy electrode)的薄膜晶体管阵列基板结构，该结构通过具有电容补偿作用的拟电极平衡最边缘扫描配线与其它扫描配线的电容效应。背景技术
目前，多媒体技术飞速发展，主要得益于半导体组件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示质量与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点考虑，以节省能源的潮流进行预测的话，阴极射线管在空间利用以及能源消耗上仍存在很多问题，其对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率高、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(TFT-LCD)已逐渐成为市场主流。而一般薄膜晶体管液晶显示器主要是在薄膜晶体管阵列基板与彩色滤光片阵列基板之间灌入液晶以形成晶格，再于薄膜晶体管阵列基板与彩色滤光片阵列基板外贴附下偏光片与上偏光片形成液晶显示面板(LCD panel)。由于薄膜晶体管液晶显示器本身并不发光，故需要背光模块为液晶显示面板提供一白色光源，以达到显示的效果。故薄膜晶体管阵列基板的优劣通常直接影响到薄膜晶体管液晶显示器的显示质量。
首先，请同时请参照图1与图2，其为普通液晶显示器中薄膜晶体管阵列基板结构示意图与剖面示意图。薄膜晶体管阵列通常架构于一个基板100上，而基板100上配置有多条扫描配线102a、102b、102c与多条数据配线104a、104b、104c、104d、104e。相邻的二扫描配线如扫描配线102a、102b以及数据配线104a、104b之间构成一个像素区域，而每一像素区域上方分别配置有一个薄膜晶体管106以及一个对应于薄膜晶体管106的像素电极108。以扫描配线102a所控制的多个薄膜晶体管106来作说明，每一个薄膜晶体管106都具有一栅极106a、一源极106b以及一漏极106c。其中，薄膜晶体管106的栅极106a会与扫描配线102a电性连接，薄膜晶体管106地源极106b会与数据配线104a电性连接，而薄膜晶体管106的漏极106c会与对应的像素电极108电性连接。此外，像素电极108除了覆盖在上述像素区域以外，像素电极108更会覆盖在相邻的扫描配线102b上，以在扫描配线102b上形成一储存电容Cst。同样的电容效应Cst也会发生在其它扫描配线如扫描配线102c上方，但扫描配线102a上方并不会有储存电容Cst的存在。
扫描配线102b上方除了有储存电容Cst以外，扫描配线102b所对应的各个像素电极108边缘部分会与扫描配线102b耦合而形成一寄生电容Cgs，像素电极108的边缘部分会与数据配线104b耦合而形成一寄生电容Csig1，而像素电极108边缘部分会与数据配线104a耦合而形成一寄生电容Csig2。因此，扫描配线102c上方的电容总和Ctotal相当于液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后再与储存电容Cst串连。
当对扫描配线102a、102b、102c上的薄膜晶体管106进行数据写入时，会依次对扫描配线102a、102b、102e施加一电压，使得分别受控于扫描配线102a、102b、102c上的多个薄膜晶体管106呈“ON”的状态，并通过各条数据配线104a、104b、104c、104d、104e将显示数据写入扫描配线102a、102b、102c所控制的薄膜晶体管106中。然而，在显示数据写入的过程中，扫描配线102b与扫描配线102c(非最边缘的扫描配线)上方都会被相邻的像素电极108覆盖而形成储存电容Cst，但最边缘的扫描配线102a上方并没有任何相邻的像素电极覆盖，故扫描配线102a所受到的电容效应明显地与扫描配线102b、102c所受到的电容效应不同。由于扫描配线102a所受到的电容效应与扫描配线102b、102c(非最边缘的扫描配线)所受到的电容效应不同，因此扫描配线102a对所驱动的最后一列像素在显示上也会与其它列像素不一致。
接着请参照图3A，其为普通薄膜晶体管阵列基板其它扫描配线(非最边缘的扫描配线)上方电容的示意图。由图3A中可得知，扫描配线102b与扫描配线102c上方的电容总和Ctotal相当于液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后，再与储存电容Cst串连。
接着请参照图3B，其为普通薄膜晶体管阵列基板其它扫描配线(非最边缘的扫描配线)上方等效电容的示意图。由于寄生电容Cgs、寄生电容Csig1与寄生电容Csig2远小于液晶电容CLC，故液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后所得到的电容值会约略等于液晶电容CLC，因此扫描配线102b与扫描配线102c上方的电容总和Ctotal约等效于储存电容Cst与液晶电容CLC串连。然而，普通的薄膜晶体管阵列基板结构中，最边缘扫描配线上方由于不会有相邻的像素电极覆盖，所以最边缘扫描配线上方并不会有储存电容Cst、寄生电容Cgs、寄生电容Csig1、寄生电容Csig2与液晶电容CLC的存在。而最边缘的扫描配线102a与其它扫描配线102b、102c上的电容效应不一致，导致最后一列像素与其它列像素的显示无法一致。发明内容
本发明的目的在于提出一种薄膜晶体管阵列基板结构，通过具有电容补偿作用的像素电极形成于最边缘的扫描配线上，以平衡最边缘扫描配线与其它扫描配线的电容效应。
为达到本发明的上述目的，提出一种薄膜晶体管阵列基板结构，是在薄膜晶体管阵列边缘控制最后一列像素的扫描配线旁增加配置一列像素电极。其中，此列像素电极重叠于最后一条扫描配线的部分会形成一个相当于其它条扫描配线上方的储存电容，而此列像素电极未重叠于最后一条扫描配线的部分上方会有液晶，因此存在一液晶电容(相当于其它像素电极上的液晶电容)。通过此列像素电极可以补偿最后一条扫描配线所缺乏的储存电容与液晶电容，以均衡各列最后一条扫描配线与其它扫描配线之间的电容差异，进而提高显示质量。
为达到本发明的上述目的，另外提出一种薄膜晶体管阵列基板结构，是在薄膜晶体管阵列边缘控制最后一列像素的扫描配线旁增加配置一列像素电极，此外，此列像素电极会接到一电压上，通过调整此列像素电极重叠于最后一条扫描配线上的面积，使得最后一条扫描配线上的电容会与其它扫描配线上的总电容等效，进而提高显示质量。
采用本发明后，由于本发明薄膜晶体管阵列基板结构中的最后一条扫描配线具有与其它扫描配线相同的电容效应，使得边缘列像素的显示与其它列像素一致；另外，仅对像素电极进行图案化时的光罩稍作修改，即可达到平衡最后一条扫描配线与其它扫描配线的电容效应的目的。附图说明
图1为普通液晶显示器中薄膜晶体管阵列基板结构俯视图；
图2为普通液晶显示器中薄膜晶体管阵列基板结构剖面示意图；
图3A为普通薄膜晶体管阵列基板其它扫描配线(非最边缘的扫描配线)上方电容示意图。
图3B为普通薄膜晶体管阵列基板其它扫描配线(非最边缘的扫描配线)上方等效电容示意图
图4为本发明第一实施例液晶显示器中薄膜晶体管阵列基板结构俯视图；
图5为本发明第一实施例液晶显示器中薄膜晶体管阵列基板结构剖面示意图；
图6为本发明第一实施例液晶显示器中薄膜晶体管阵列基板最边缘扫描配线上方等效电容示意图；
图7为本发明第二实施例液晶显示器中薄膜晶体管阵列基板结构俯视图；
图8为本发明第二实施例液晶显示器中薄膜晶体管阵列基板结构剖面示意图；
图9为本发明第二实施例液晶显示器中薄膜晶体管阵列基板最边缘扫描配线上方等效电容示意图。
100、200：基板
102a、102b、102c：扫描配线
104a、104b、104c、104d、104e：数据配线
106、206：薄膜晶体管
106a、206a：栅极
106b、206b：源极
106c、206c：漏极
108、208：像素电极
202a、202b、202c：扫描配线
204a、204b、204c、204d、204e：数据配线
210：拟电极
212：插塞
214：共享配线具体实施方式
第一实施例
首先请同时参照图4与图5，其分别绘示依照本发明第一实施例液晶显示器中薄膜晶体管阵列基板结构的俯视图与剖面示意图。薄膜晶体管阵列架构在一基板200上，而基板200上配置有多条扫描配线202a、202b、202c与多条数据配线204a、204b、204c、204d、204e。相邻的两个扫描配线如扫描配线202a、202b以及数据配线204a、204b之间构成一个像素区域，而每一个像素区域上方分别配置有一个薄膜晶体管206以及一个对应于薄膜晶体管206的像素电极208。此外，扫描配线202a旁更配置有多个拟电极210，用以补偿扫描配线202a上方的电容效应。
以扫描配线202a所控制的多个薄膜晶体管206来作说明，每一个薄膜晶体管206都具有一栅极206a、一源极206b以及一漏极206c。其中，薄膜晶体管206的栅极206a会与扫描配线202a电性连接，薄膜晶体管206的源极206b会与数据配线204a电性连接，而薄膜晶体管206的漏极206c会与对应的像素电极208电性连接。此外，像素电极208除了覆盖于上述像素区域以外，像素电极208更会覆盖于相邻的扫描配线202b上，以在扫描配线202b上形成一储存电容Cst，同样的电容效应Cst也会发生在其它扫描配线如扫描配线202c上方，但扫描配线202a上方并不会有储存电容Cst的存在。
扫描配线202b上方除了有储存电容Cst以外，扫描配线202b所对应的各个像素电极208边缘部分会与扫描配线202b耦合而形成一寄生电容Cgs，像素电极208的边缘部分会与数据配线204b耦合而形成一寄生电容Csig1，而像素电极208边缘部分会与数据配线204a耦合而形成一寄生电容Csig2。因此，扫描配线202b上方的电容总和Ctotal相当于液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后再与储存电容Cst串连。
由于扫描配线202a上方并不会有储存电容Cst与液晶电容CLC的存在，因此在扫描配线202a旁配置多个拟电极210，用以补偿扫描配线202a上方储存电容Cst与液晶电容CLC。其中，拟电极210会有部分区域与扫描配线202a重叠，以在扫描配线202a上方形成与其它扫描配线202b、202c相同的储存电容Cst，而拟电极210部分不与扫描配线202a重叠的区域上方同样有液晶存在，故存在一液晶电容CLC。因此扫描配线212a上方的电容经过拟电极210的补偿后，会约等于储存电容Cst与液晶电容CLC串连。
本发明在对扫描配线202a、202b、202c上的薄膜晶体管206进行数据写入时，同样会依次对扫描配线202a、202b、202c施加一电压，使得分别受控于扫描配线202a、202b、202c上的多个薄膜晶体管206呈“ON”的状态，并通过各条数据配线204a、204b、204c、204d、204e将显示数据写入扫描配线202a、202b、202c所控制的薄膜晶体管206中。在显示数据写入的过程中，由于扫描配线202b、202c上方都会被相邻的像素电极208覆盖而形成一储存电容Cst并与一液晶电容CCL串连，且最边缘的扫描配线202a上方也有拟电极210部分覆盖其上，以提供一储存电容Cst与一液晶电容CCL。故扫描配线202a所受到的电容效应会与扫描配线202b、202c所受到的电容效应一致。
接着请参照图6，其绘示为依照本发明第一实施例液晶显示器中薄膜晶体管阵列基板最边缘扫描配线上方等效电容的示意图。扫描配线202b与扫描配线202c上方的电容总和Ctotal相当于液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后，再与储存电容Cst串连。但由于扫描配线202b与202c上方的寄生电容Cgs、寄生电容Csig1与寄生电容Csig2远小于液晶电容CLC，故液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后所得到的电容值会约等于液晶电容CLC，而扫描配线202b与扫描配线202c上方的电容总和Ctotal约等于储存电容Cst与液晶电容CLC串连。
本实施例中通过拟电极210(参见图4)使得扫描配线202a上的电容效应相当于储存电容Cst与液晶电容CLC串连，故扫描配线202a上的电容效应会与其它扫描配线202b、202c一致。
第二实施例
首先请参照图7与图8，其分别绘示为依照本发明第二实施例液晶显示器中薄膜晶体管阵列基板结构的俯视图与剖面示意图。薄膜晶体管阵列架构于一基板200上，而基板200上配置有多条扫描配线202a、202b、202c与多条数据配线204a、204b、204c、204d、204e。相邻的两个扫描配线如扫描配线202a、202b以及数据配线204a、204b之间构成一个像素区域，而每一个像素区域上方分别配置有一薄膜晶体管206以及一个对应于薄膜晶体管206的像素电极208。此外，扫描配线202a旁更配置有多个拟电极210，用以补偿扫描配线202a上方的电容效应。
以扫描配线202a所控制的多个薄膜晶体管206来作说明，每一个薄膜晶体管206都具有一栅极206a、一源极206b以及一漏极206c。其中，薄膜晶体管206的栅极206a会与扫描配线202a电性连接，薄膜晶体管206的源极206b会与数据配线204a电性连接，而薄膜晶体管206的漏极206c会与对应的像素电极208电性连接。此外，像素电极208除了覆盖于上述的像素区域以外，像素电极208更会覆盖于相邻的扫描配线202b上，以于扫描配线202b上形成一储存电容Cst，同样的电容效应Cst也会发生在其它扫描配线如扫描配线202c上方，但扫描配线202a上方并不会有储存电容Cst的存在。
扫描配线202b上方除了有储存电容Cst以外，扫描配线202b所对应的各个像素电极208边缘部分会与扫描配线202b耦合而形成一寄生电容Cgs，像素电极208的边缘部分会与数据配线204b耦合而形成一寄生电容Csig1，而像素电极208边缘部分会与数据配线204a耦合而形成一寄生电容Csig2。因此，扫描配线202b上方的电容总和Ctotal相当于液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后再与储存电容Cst串连。
由于扫描配线202a上方并不会有储存电容Cst与液晶电容CLC的存在，故于扫描配线202a旁配置多个拟电极210，并将各个拟电极210通过插塞212连接到一共享配线214上。其中，插塞212具有第一端212a与第二端212b，插塞212的第一端212a与各拟电极210电性连结，插塞212的第二端212b与共享配线214电性连接，而此共享配线214是电性连接于一共享电压(common voltage)例如一个驱动芯片上的焊垫。通过调整拟电极210与扫描配线202a重叠的面积，使拟电极210与扫描配线202a之间的电容kCst会与扫描配线202b、202c上储存电容Cst与液晶电容CLC串连后的总电容等效。
本发明在对扫描配线202a、202b、202c上的薄膜晶体管206进行数据写入时，同样会依次对扫描配线202a、202b、202c施加一电压，使得分别受控于扫描配线202a、202b、202c上的多个薄膜晶体管206呈“ON”的状态，并通过各条数据配线204a、204b、204c、204d、204e将显示数据写入扫描配线202a、202b、202c所控制的薄膜晶体管206中。在显示数据写入的过程中，由于扫描配线202b、202c上方都会被相邻的像素电极208覆盖而形成一储存电容Cst并与一液晶电容CCL串连，且最边缘的扫描配线202a上方也有拟电极210部分覆盖其上并电性连接于一共享电压，以提供一个同储存电容Cst与一个液晶电容CCL串连后等效的电容kCst。因此，扫描配线202a所受到的电容效应会与扫描配线202b、202c所受到的电容效应一致。
最后请参照图9，其绘示为依照本发明第二实施例液晶显示器中薄膜晶体管阵列基板最边缘扫描配线上方等效电容示意图。扫描配线202b与扫描配线202c上方的电容总和Ctotal相当于液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后，再与储存电容Cst串连。但由于扫描配线202b与202c上方的寄生电容Cgs、寄生电容Csig1与寄生电容Csig2远小于液晶电容CLC，故液晶电容CLC与寄生电容Cgs、寄生电容Csig1及寄生电容Csig2并连后所得到的电容值会约略等于液晶电容CLC，而扫描配线202b与扫描配线202c上方的电容总和Ctotal约等于储存电容Cst与液晶电容CLC串连。
本实施例中通过拟电极210(参见图7)使得扫描配线202a上的电容kCst等效于储存电容Cst与液晶电容CLC串连后的电容，故扫描配线202a上的电容效应会与其它扫描配线202b、202c一致。
综上所述，本发明薄膜晶体管阵列基板结构至少具有下列优点：
1.本发明薄膜晶体管阵列基板结构中的最后一条扫描配线具有与其它扫描配线相同的电容效应，使得边缘列像素的显示与其它列像素一致。
2.本发明薄膜晶体管阵列基板结构在不改变阵列基板的工艺条件下，仅对像素电极进行图案化时的光罩稍作修改，即可达到平衡最后一条扫描配线与其它扫描配线的电容效应的目的。
本发明的较佳实施例公开如上，但是其并非用以限定本发明，任何在本发明构思范围内的改动，均落在本发明的保护范围内。