局部形成硅化金属层的方法 【技术领域】
本发明是有关一局部形成硅化金属层的方法，特别是有关一避免存储间产生遗漏电流的局部形成硅化金属层的方法。
背景技术
为了降低电阻值以增进集成电路效率，常会在电路与元件表面上沉积一硅化金属层，比如钛化硅。而不宜降低电阻值的区域则必须避免形成硅化金属于其表面上，比如同一字符线上存储间之间隔区域。传统的形成方法如图1所示：首先，有一硅底材100，在其上至少有二个区域：一为阵列(array)区域101，另一为周边(periphery)区域102。在阵列区域101内，有一介电层105，比如ONO层，在底材上。在所述介电层105之上有一存储阵列的闸极110以及所述闸极的侧壁130，其中同一字符线上的相邻两存储间有一第一间隔区域106。而在周边区域102内，至少有数个晶体管的闸极120以及所述闸极的侧壁140，而相邻二晶体管120之间有一第二间隔区域107。经过形成硅化金属的步骤后，会在存储的闸极110顶部表面、晶体管的闸极120顶部表面、以及硅底材100表面上形成硅化金属150、160、170。
然而传统方法中，在形成存储110的侧壁130的步骤时，往往会因为控制不易，而造成过度蚀刻以至于裸露出位于第一间隔区域206内部分的硅底材，如图2A所示。以致于在进行形成硅化金属的步骤时，也形成一硅化金属层240于第一间隔区域206内的硅底材100的表面上，如图2B所示。这样将导致遗漏电流，而影响存储的功效。
【发明内容】
本发明的一目的是提供一种在集成电路上局部形成硅化金属层方法，可避免同一字符线上存储间形成硅化金属而造成遗漏电流的现象。
根据以上目的，本发明的方法主要包括下列步骤；首先，提供一硅底材，此硅底材上可区分为一阵列(array)区域以及一周边(periphery)区域，其中在所述阵列区域内包括一ONO层于底材之上以及数个第一晶体管，比如存储阵列，位于所述ONO层之上；此数个第一晶体管中相邻两个晶体管间有一第一间隔区域；而在所述周边区域内包括数个第二晶体管位于底材之上，且所述数个第二晶体管中相邻两个晶体管间有一第二间隔区域，且所述第二间隔区域大于所述第一间隔区域；然后，共形地沉积一层氮化硅层以覆盖所述底材、所述阵列区域、数个第一晶体管、所述周边区域、以及所述数个第二晶体管地表面；然后，进行一蚀刻步骤以形成数个第一晶体管的侧壁与数个第二晶体管的侧壁；两相邻第一晶体管间的第一间隔区域也因此缩小成为一第三间隔区域，相同地，两相邻第二晶体管间的第二间隔区域也因此缩小成为一第四间隔区域；并且，第三间隔区域的宽度较第四间隔区域为小；之后，共形地沉积一层第一氧化硅层以覆盖整个在阵列区域、与整个周边区域；然后，进行一离子植入步骤以形成此数个第一晶体管与数个第二晶体管的汲极与源极；然后，还可进行一快速加热步骤；之后，再沉积一第二氧化硅层于第一氧化硅层之上；然后，进行一选择性蚀刻以除去部分所述第一氧化硅层以及部份所述第二氧化硅层以裸露出所述数个第一晶体管的闸极表面与所述数个第二晶体管的闸极表面；但是，必须保留位于第三间隔区域内的氧化硅层以避免裸露出位于所述区域内的硅底材表面；沉积一光阻层以覆盖整个阵列区域与周边区域，然后除去位于周边区域内的光阻层；以所述剩余的光阻层为一幕罩，进行另一蚀刻步骤以完全除去位于所述周边区域内的氧化硅层；之后，除去此剩余的光阻层；之后，沉积一金属层以覆盖所述硅底材、所述阵列区域、与所述周边区域。进行一加热步骤以形成硅化金属；最后，除去所述金属层。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细讨论。较佳实施例乃是用以描述使用本发明的一特定范例，并非用以限定本发明的范围。
【附图说明】
图1是采用传统方法在一集成电路上局部形成硅化金属层的截面示意图；
图2A至图2B是采用传统方法产生过度蚀刻问题的于各阶段的截面示意图；
图3A至图3L是采用发明的方法的一较佳实施例在一集成电路上局部形成硅化金属层的于各阶段的截面示意图。
【具体实施方式】
本发明提供一在集成电路上局部区域形成金属硅化物的方法，其特点是包括下列步骤：首先，如图3A所示，提供一底材100，其上有两个区域，一为阵列区域101，一为周边区域102。在此阵列区域101上沉积有一氧化硅-氮化硅-氧化硅(ONO)层105，以及一存储阵列于此ONO层105之上，存储闸极110为同一字符线上相邻两存储闸极，其间有一第一间隔区域306。周边区域102上至少包括晶体管闸极120，相邻两晶体管闸极120之间有一第二间隔区域307。此间隔第二区域307的宽度较第一间隔区域306来得大。在本实施例中，存储闸极110的宽度约0.38埃，而相邻两存储闸极110间的第一间隔区域306的宽度约0.32埃；晶体管闸极120的宽度约0.24埃，相邻两晶体管闸极120间的第二间隔区域307的宽度约0.36埃。而存储闸极110与晶体管闸极120的厚度均约0.25埃。
之后，共形地沉积一层氮化硅层310以覆盖在阵列区域101、存储闸极110、周边区域102、与晶体管闸极120的表面上，如图3B所示。然后，进行一蚀刻步骤以形成存储闸极110的侧壁312与晶体管闸极120的侧壁314，如图3C所示。其中，侧壁的宽度约为0.1埃。两相邻存储间的第一间隔区域306也因此缩小成为一第三间隔区域316，相同地，两相邻晶体管间的第二间隔区域307也因此缩小成为一第四间隔区域317。并且，第三间隔区域316的宽度仍较第四间隔区域317为小。然后，再共形地沉积一层第一氧化硅层320以覆盖在阵列区域101、存储闸极110、侧壁312、周边区域102、与晶体管闸极120、侧壁314的表面上，如图3D所示。此第一氧化硅层厚度约200埃。然后，进行一离子植入步骤以形成存储与晶体管的汲极与源极(未图示)。然后，还可进行一快速加热步骤(rapid thermalprocessing，RTP)。之后，再沉积一第二氧化硅层330于第一氧化硅层320之上，如图3E所示。
必须注意由于第三间隔区域316的宽度较第四间隔区域317为小，故沉积在第三间隔区域316内的氧化硅层厚度会大于沉积在其他处的氮化硅层厚度。而在第四间隔区域317内的氧化硅层则由于其宽度较大而没有上述明显现象。此设计规则(design rule)为本发明不同于传统方法之处。
之后，进行一选择性蚀刻以除去部份第一氧化硅层320与第二氧化硅层330，以裸露出存储闸极110与晶体管闸极120的表面，而剩余的氧化硅层容易存留于转角与间隔区域内，如图3F所示的氧化层341、氧化层342、与氧化层343。其中，蚀刻剂是选择对氧化硅有较大的蚀刻速率，而对氮化硅较无影响者。必须一提的是此蚀刻步骤是控制以保留位于第三间隔区域316内的氧化硅层342，而氧化层341与氧化层343并不是必要的。
然后，沉积一光阻层350以覆盖整个阵列区域101与周边区域102。再图案转移以除去位于周边区域102上的光阻层，如图3G所示。之后，再进行一选择性蚀刻以完全除去位于周边区域102上的氧化硅层343，以暴露出位于第四间隔区域317内的硅底材100的表面，如图3H所示。然后，除去光阻层350，如图3I所示。
然后，沉积一金属层360，比如金属钛，以覆盖整个集成电路上，如图3J所示。再进行一加热步骤以使金属与多晶硅反应形成硅化金属362、364、366，如图3K所示。
最后，除去金属层360，如图3L所示，如此便完成此局部形成硅化金属层的方法。
附带一提，在阵列区域101上的ONO层105也可以是其他的介电层。而在硅底材100与晶体管闸极120间则还可以包括一层氧化硅层以作为闸极氧化层。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包括在下述的申请专利范围内。