半导体器件 【技术领域】
本发明涉及具有形成在玻璃、塑料等绝缘表面上的薄膜晶体管(下文称做TFT)的半导体器件。具体地，这些半导体器件中包括如移位寄存器电路、锁存电路、缓冲器电路和电平移动电路等的脉冲输出电路，和如放大器等的放大电路，每个用做显示器件的驱动电路。
背景技术
近些年来，将具有形成在例如玻璃衬底等绝缘体上的半导体薄膜的显示器件，特别是用TFT制造的电子电路用在各种领域中。电子电路经常用在显示器件中。有源矩阵显示器件例如LCD(液晶显示)用在许多产品中并且广泛分布。在用TFT形成的有源矩阵显示器件中，几十万到几百万的像素排列成矩阵形，通过设置在每个像素的TFT来控制每个像素的电荷，由此显示图像。
随着技术的进一步更新，开发了多晶硅TFT技术，其中使用TFT并包括构成像素地像素TFT的像素部分在衬底上的像素部分的周边区域中形成驱动器电路。这非常有助于减少器件的尺寸和降低器件的功耗，因此对于近些年来应用领域显著拓宽的移动信息终端中提供的显示单元，这种器件是必不可少的。
顺便提及，近些年来，显示器件被采用在各种电子设备的显示单元中，它的应用领域正稳步扩大。近来，积极采用较便宜的电子设备，进一步地减少了成本。
通常，在半导体器件中，采用n沟道TFT和p沟道TFT结合使用的CMOS电路。具有多层结构的显示器件的制造如下：重复地进行膜形成；用光掩模曝光；以及腐蚀。这些步骤极复杂，由此增加了制造成本。此外，在衬底上如上所述整体地形成驱动电路和像素部分时，由于缺陷部分导致产品整体缺陷，这些步骤严重地影响了成品率。
减少制造成本的方法包括尽可能多地减少步骤的数量并以简单的方式和短时间周期制造器件。这里，不是用CMOS结构制造显示器件，而是使用n沟道TFT或p沟道TFT的单极TFT的结构作为驱动电路结构制造显示器件。由此，将一种导电类型引入半导体层的掺杂杂质的步骤的数量在数学上减少到一半，而且，光掩模的数量也可以减少，在很大程度上有效。此外，制造步骤变得更简单，也有助于提高成品率。
图2示出了由两个n沟道TFT形成的反相器的一个例子。该反相器为双输入型，其中信号输入到TFT201和202的栅电极，一个TFT的输入信号的反相信号为另一个TFT的输入。
现在简单介绍图2所示反相器的工作。应该注意在本说明书中，介绍电路的结构和操作时，TFT的三个电极适当地采用了不同的名称，即“栅电极，输入电极和输出电极”或“栅电极，源区和漏区”。当介绍TFT的操作时，在许多情况中考虑栅-源电压。然而，由于它的结构，很难严格区分TFT的源区和漏区。如果指定统一的名称，相反会造成混淆。这就是这里使用不同名称的原因。当介绍信号的输入/输出时，电极是指输入电极和输出电极。当介绍TFT等的栅-源电压时，输入电极和输出电极中的一个称做源区，另一个称做漏区。
此外，“TFT为ON”是指TFT的栅-源电压绝对值超过了阈值电压，在源和漏之间有电流流动的状态。另一方面，“TFT为OFF”是指TFT的栅-源电压绝对值没有达到阈值电压，在源和漏之间没有电流流动的状态。对于阈值，为简化说明，假设各TFT中没有起伏。n沟道TFT的阈值统一设置为VthN，p沟道TFT的阈值统一设置为VthP。
首先，当H电平输入到输入端(In)和L电平输入到反相输入端(Inb)，TFT201变为OFF，TFT202变为ON。则，L电平出现在输出端(Out)，它的电压变为VSS。另一方面，当L电平输入到输入端(In)，H电平输入到反相输入端(Inb)，TFT201变为ON，TFT202变为OFF。则，H电平出现在输出端(Out)。
此时，考虑当输出端(Out)变为H电平时的电位。
在图2中，当H电平输入到TFT201的栅电极时，L电平输入到TFT202的栅电极。则TFT201变为ON，TFT202变为OFF，因此输出端(Out)的电位开始增加。当输出端(Out)的电位达到(VDD-VthN)时，TFT201的栅-源电压等于阈值VthN。即，此时，TFT201变为OFF，由此输出端(Out)的电位不再增加。
当考虑反相器多级连接的情况时，如图12A所示。在图12A的反相器中，仅有初始反相器(InvA)为单输入和单输出型，如图12B所示。每个随后的反相器(InvB)为图12C所示的双输入和单输出型，以便尽可能地抑制电路工作时的击穿电流。应该指出只要TFT1201的栅-源电压低于阈值，TFT1201的栅电极就连接到高电位侧电源VDD，并保持在ON状态。因此，即使TFT1202变为ON，通过设置TFT1202的电流能力大于TFT1201的电流能力，可以得到L电平输出，尽管该输出不会完全等于VSS。
此时，即使当输入信号的幅值在VDD到VSS的范围中时，由于TFT1201和1211的阈值电压的影响，穿过一个接一个的反向器级之后，幅值衰减，如图12D所示。
【发明内容】
鉴于以上问题开发了本发明，因此本发明的一个目的是提供一种由单极TFT形成的电路，能够操作同时输出信号不会如上所述那样地幅值衰减。
为解决以上问题，本发明使用了以下措施。
在图2所示的反相器中，产生输出幅值衰减的原因如下。即，当L电平输入到输入端(In)并且H电平输入到反相输入端(Inb)时，施加到TFT的栅电极的电位等于TFT201输入电极一侧上的电位，即，高电位侧电源VDD。因此，输出端(Out)的电位仅允许增加到(VDD-VthN)。
换句话说，当H电平出现在输出端(Out)时，为了得到它的电位等于VDD的状态，施加到TFT201栅电极的电位需要高于VDD，或更精确地，高于(VDD+VthN)。
因此，在本发明中，为了解决以上问题，使用电容器装置预先存储等于TFT201的阈值电压的电荷。当信号输入到该处时，将如此存储的电荷添加到输入信号，由此使施加到TFT201栅电极的电位升高到(VDD+VthN)。
根据本发明，提供一种半导体器件，包括第一到第四晶体管和电容器装置，特征在于：
第一到第四晶体管每个具有相同的导电类型；
电容器装置的第一电极电连接到第一信号输入端，电容器装置的第二电极电连接到第一晶体管的栅电极；
第二晶体管的栅电极电连接到第二信号输入端；
第一晶体管的输入电极电连接到第一电源，第一晶体管的输出电极电连接到信号输出端；
第二晶体管的输入电极电连接到第二电源，第二晶体管的输出电极电连接到信号输出端；
第三晶体管的栅电极和输出电极每个电连接到信号输出端，第三晶体管的输入电极电连接到电容器装置的第二电极；以及
第四晶体管的栅电极和输出电极每个电连接到电容器装置的第二电极，第四晶体管的输入电极电连接到电容器装置的第一电极。
此外，根据本发明，一种半导体器件，包括第一到第四晶体管和电容器装置，特征在于：
第一到第四晶体管每个具有相同的导电类型；
电容器装置的第一电极电连接到第一信号输入端，电容器装置的第二电极电连接到第一晶体管的栅电极；
第二晶体管的栅电极电连接到第二信号输入端；
第一晶体管的输入电极电连接到第一电源，第一晶体管的输出电极电连接到信号输出端；
第二晶体管的输入电极电连接到第二电源，第二晶体管的输出电极电连接到信号输出端；
第三晶体管的栅电极和输出电极每个电连接到信号输出端，第三晶体管的输入电极电连接到电容器装置的第二电极；以及
第四晶体管的栅电极电连接到电容器装置的第二电极，第四晶体管的输入电极电连接到电容器装置的第一电极，第四晶体管的输出电极电连接到信号输出端。
根据本发明，电容器装置为存储第四晶体管的阈值电压的电容器装置，特征在于存储的电压添加到由第一信号输入端输入的信号的电位上，将如此得到的电位施加到第一晶体管的栅电极。采用此结构，第一晶体管的栅-源电压至少总是阈值，由此可以得到不会产生幅值衰减的输出。
此外，根据本发明，其特征在于该半导体器件由单极晶体管组成，即仅由n沟道晶体管或仅由p沟道晶体管组成。采用此结构，可以简化显示器件的制造步骤。
在本发明的显示器件中，电容器装置可以由第四晶体管的栅电极和输入电极之间的电容形成，或由选自有源材料、形成栅电极的材料、布线材料组成的组中的两种材料以及该两种材料之间的绝缘层形成。
在本发明的显示器件中，特征在于通过将输入到第一信号输入端的信号极性反相可以得到输入到第二信号输入端的信号。采用此结构，当出现在输出端的信号为H电平或L电平时，在电路中电源VDD和电源VSS之间没有产生击穿电流，可以减少消耗的电流。
【附图说明】
在附图中：
图1A和1B为介绍本发明的一种实施方式的电路结构和工作的图；
图2为由单极TFT形成的反相器及它的工作的图；
图3A和3B为介绍本发明的实施方式中电路工作时每个节点的电位的图；
图4示出了与该实施方式结构不同的本发明的一个实施例的图；
图5A和5B为介绍下栅极型TFT和双栅极型TFT的剖面结构图；
图6A到6G示出了本发明适用的电子器件的各例；
图7A到7C示出了液晶显示器件的制造步骤的一个例子；
图8A到8C示出了液晶显示器件的制造步骤的一个例子；
图9A到9C示出了包括由p沟道TFT形成的电路的有源矩阵衬底的制造步骤的一个例子；
图10A和10B示出了发光器件的制造步骤的一个例子；
图11A和11B示出了发光器件的制造步骤的一个例子；
图12A到12D示出了单极TFT组成的反相器多极连接的结构及它的工作的图；
图13A和13B示出了由p沟道TFT组成的本发明驱动电路的一个例子。
【具体实施方式】
本发明的基本电路结构显示在图1A中。电路以图2所示的反相器相同的方式工作。通过将输入到输入端(In)的信号的极性反相得到的信号出现在输出端(Out)。
电路为TFT101到104和电容器装置105组成的结构。
下面介绍电路的工作。在图3A和3B中，示出了电路工作时每个节点处的电位。首先，当L电平输入到第一输入端(In1)并且H电平输入到第二输入端(In2)时，TFT102导通，输出端(Out)的电位开始朝VSS降低。这里，输出端(Out)的电位不会降低到L电平，由此TFT103保持在ON状态。然后，电流从输出端(Out)流到电容器装置105，施加到TFT104的栅电极的电位升高。因此，TFT104也导通。随着输出端(Out)的电位进一步降低，TFT103的栅-源电压等于VthN，TFT103变为截止。此时，即使TFT104仍处于ON状态，那么聚集在电容器装置105中的电荷通过TFT104放电。然后，TFT104的栅-源电压进一步降低，由此不久TFT104变为截止。
采用此结构，TFT104的阈值电压VthN存储在电容器装置105中。在第一输入端(In1)，出现L电平，它的电位为VSS。因此施加到TFT101的栅电极的电位比VSS高一个在电容器装置105中存储的电压。即，此时施加到TFT101的栅电极的电位为(VSS+VthN)。由于L电平出现在输出端(Out)并且它的电位为VSS，因此TFT101的栅-源电压为VthN，TFT101变为截止(图3A)。
此外，介绍当H电平输入到第一输入端(In1)并且L电平输入到第二输入端(In2)时的电路操作。首先，在第二输入端(In2)，H电平转变成L电平，TFT102变为截止。另一方面，在第一输入端(In1)，L电平转变成H电平。此时，TFT103保持在OFF状态，由此在电容器装置105中没有发生电荷的传递。对于TFT104，它的源区电位增加，而栅-源电压为VthN，保持不变，TFT104保持在OFF状态。因此，即使在第一输入端(In1)L电平转变成H电平，电容器装置105的两个电极之间的电压不变。因此，由于第一输入端(In1)的电位由VSS增加到VDD，那么施加到TFT101栅电极的电位由(VSS+VthN)增加到(VDD+VthN)。因此，H电平出现在输出端(Out)，它的电位等于VDD(图3B)。
根据以上介绍的操作，可以正常地得到具有VDD到VSS范围幅值的信号输入，具有相同范围幅值的信号输出，同时没有幅值衰减。由此，可以使用以上介绍的方法制造单极TFT形成的半导体器件。这有助于减少制造步骤的数量以及制造成本。
实施例
本发明的各实施例描述如下。
实施例1
图4示出了图1A所示电路连接部分改变的电路结构。在图1A中，TFT104的输出电极连接到TFT101的栅电极，而在图4中连接到输出端(Out)。
电路的工作与实施方式中介绍的相同，因此在这里省略了介绍。现在在电路结构中考虑TFT101的栅电极。在图1A所示的电路中，即使TFT103变为OFF，电荷在某种程度上通过TFT104转移。然而，在图4所示的电路中，当TFT103变为截止时，聚集在TFT101的栅电极中的电荷没有转移通路。如果假设在形成电路的TFT103的阈值电压中产生波动，那么有可能TFT101的栅-源电压不会充分降到等于TFT101阈值的电平。鉴于以上，通过将TFT102的电流能力设置大于TFT101的电流能力，即使TFT101没有完全变为截止，可以得到正常的L电平输出。
实施例2
下面介绍在相同的衬底上同时制造提供在像素部分和它的周边中的驱动电路部分的TFT的方法。虽然液晶显示器件的制造步骤显示在本实施例中，但本发明不限于以上提到的液晶显示器件。
首先，如图7A所示，由如氧化硅膜、氮化硅膜、或氮氧化硅膜等的绝缘膜制成的底膜5002形成在由如钡硼硅酸盐玻璃或铝硼硅酸盐玻离等的玻璃制成的衬底5001上，Corning Inc的#7059玻璃或#1737玻璃为代表。例如，在图中没有特别示出，形成10到200nm(优选50到100nm)厚度通过等离子体CVD由SiH4、NH3和N2O制造的氮氧化硅膜，与厚度50到200nm(优选100到150nm)由SiH4和N2O类似制造的氢化的氮氧化硅膜形成叠层。
岛形半导体层5003到5005由晶体半导体膜形成，所述晶体半导体膜通过在具有非晶结构的半导体膜上使用激光晶化法或使用公知的热晶化法制造而成。岛形半导体层5003到5005的厚度设置为25到80nm(优选在30和60之间)。对晶体半导体膜材料没有任何限制，但优选由硅或硅锗(SiGe)合金形成膜。
使用例如脉冲震荡型或连续的发射型受激准分子激光、YAG激光或YVO4激光等的激光制造激光晶化法中的晶体半导体膜。当使用这些类型的激光时，使用通过光学系统将激光震荡器发出的激光聚光为线形然后用光照射半导体膜的方法。晶化条件由操作者适当地选择，当使用受激准分子激光时，脉冲震荡频率设置为30Hz，激光能量密度设置为100到400mJ/cm2(通常在200和300mJ/cm2之间)。此外，当使用YAG激光时，利用第二谐波，脉冲振荡频率设置为1到10kHz，激光能量密度设置为300到600mJ/cm2(通常在350和500mJ/cm2之间)。已聚光为100到1000μm，例如400μm宽度的线形激光照射到衬底的整个表面上。可以用80-98％的覆盖率进行。
接下来，形成栅绝缘膜5006覆盖岛形半导体层5003到5005。通过等离子体CVD法或溅射法用厚度40到150nm的含硅绝缘膜形成栅绝缘膜5006。在本实施例中形成120nm厚的氮氧化硅膜。栅绝缘膜不限于所述氮氧化硅膜，当然，也可以使用其它单层或叠层结构的含硅绝缘膜。例如，当使用氧化硅膜时，可以通过等离子体CVD法，用TEOS(四乙基原硅酸盐)和O2，反应压力为40Pa，衬底温度为300到400℃，用0.5到0.8W/cm2的电功率密度(13.56MHz)高频放电形成氧化硅膜。通过随后进行400到500℃的热退火如此制造作为栅绝缘膜的氧化硅膜，得到良好特性。
然后在栅绝缘膜5006上形成第一导电膜5007和第二导电膜5008形成栅电极。在本实施例中，由钽(Ta)形成第一导电膜5007，厚度为50到100nm，由钨(W)形成第二导电膜5008，厚度为100到300nm(图7A)。
使用Ar溅射Ta靶，通过溅射形成Ta膜。如果溅射期间适量的Xe或Kr添加到Ar，那么可以释放Ta膜的热应力，并且可以防止膜剥离。α相Ta膜的电阻率在20μΩcm数量级，α相Ta膜可以用做栅电极，但β相Ta膜的电阻率在180μΩcm数量级，β相Ta膜不适合作为栅电极。如果形成厚度10到50nm的具有接近α相Ta晶体结构的氮化钽(TaN)膜作为Ta的基底以便形成α相Ta膜，那么可以容易得到α相Ta膜。
用W作靶通过溅射形成W膜。也可以使用六氟化钨(WF6)通过热CVD形成W膜。无论使用那种，都需要使膜为低阻以便用它作为栅电极，优选W膜的电阻率设置在2μΩcm以下。通过增大W膜的晶粒可以降低电阻率，但当W膜内有许多例如氧的杂质元素时，抑制了晶化，膜变为高阻。因此，在溅射中使用纯度为99.9999％的W靶。此外，通过形成W膜同时非常小心形成膜时不引入气体相中的杂质，那么可以获得9到20μΩcm的电阻率。
注意虽然第一导电膜5007和第二导电膜5008分别由Ta和W形成，但导电膜不限于此。第一导电膜5007和第二导电膜5008可以由选自Ta、W、Mo、Al和Cu组成的族中的元素，或具有这些元素中的一个作为它的主要成分的的合金材料或化合物材料形成。此外，也可以使用通常掺有例如磷的杂质元素的多晶硅膜作为半导体膜。除本实施例中之外的其它优选组合的例子包括：由TaN形成的第一导电膜和由W形成的第二导电膜；由TaN形成的第一导电膜和由Al形成的第二导电膜；以及由TaN形成的第一导电膜和由Cu形成的第二导电膜。
接下来，由抗蚀剂形成掩模5009，进行第一腐蚀工艺以便形成电极和布线。在本实施例中使用ICP(感应耦合等离子体)腐蚀法。CF4和Cl2的气体混合物用做腐蚀气体，通过在1Pa将500W RF的电功率(13.56MHz)施加到线圈形电极产生等离子体。100W RF的电功率也施加到衬底侧(测试样品台)，实际上将负自偏压施加其上。当CF4和Cl2混合作为腐蚀气体时，W膜和Ta膜的腐蚀在相同的级别。
通过在以上腐蚀条件下使用适当的抗蚀剂掩模形状和施加到衬底侧的偏置电压的影响，将第一导电层和第二导电层的边缘部分制成锥形。锥形部分的角度为15到45°。腐蚀时间增加约10到20％，以便进行腐蚀同时不在栅绝缘膜上留下任何残留物。氮氧化硅膜相对于W膜的选择率为2比4(通常为3)，因此通过所述过腐蚀工艺腐蚀约20到50nm的氮氧化硅膜的露出表面。通过第一腐蚀工艺，由第一导电层5010a到5013a和第二导电层5010b到5013b形成第一形状的导电层5010到5013。此时，通过腐蚀，没有被第一形状的导电层5010到5013覆盖的栅绝缘膜5006的区域制得很薄，约20到50nm(图7B)。
然后，进行第一掺杂工艺添加杂质元素引入n型导电型50nm(图7B)。通过离子掺杂法或离子注入法进行掺杂。离子掺杂法的条件为剂量1×1013到5×1014atom/cm2，加速电压为60到100kev。对于引入n型导电型的杂质元素，使用属于15族的元素，通常为磷(P)或砷(As)，但这里使用磷。此时，导电层5010到5013掺杂杂质元素引入n型导电型，以自对准方式形成第一杂质区5014到5016。将浓度为1×1020到1×1021atom/cm2引入n型导电型的杂质元素添加到第一杂质区5014到5016。
接下来，如图7C所示，进行第二腐蚀工艺。类似地使用ICP腐蚀法，由此将CF4、Cl2和O2与腐蚀气体混合，在1Pa的压力下将500W的RF电功率提供到线圈型电极以产生等离子体。50W的电功率提供到衬底侧(测试样品台)，对其施加与第一腐蚀工艺中的自偏置电压相比较低的自偏置电压。在所述条件下进行各向异性腐蚀作为第二导电层的W膜，在低于各向异性腐蚀W膜的腐蚀速度下进行各向异性腐蚀作为第一导电层的Ta膜，由此形成第二形状的导电层5017到5020(第一导电层5017a到5020a和第二导电层5017b到5020b)。进一步腐蚀约20到50[nm]的没有被第二形状的导电层5017到5020覆盖的栅绝缘膜5006的区域，由此形成较薄的区域。
通过CF4和Cl2的混合气体的W膜或Ta膜的腐蚀反应可以猜测是由于产生的基或离子种类(species)和反应产物的蒸汽压。当W和Ta的氟化物和氯化物的蒸汽压相比时，为W的氟化物的WF6的蒸汽压极高，其它的WCl5、TaF5和TaCl5几乎具有相同的蒸汽压。由此，在CF4和Cl2的混合气体中，W膜和Ta膜都被腐蚀。然而，当适量的O2添加到该混合气体中时，CF4和O2相互反应形成CO和F，产生大量的F基或F离子。由此，具有高蒸汽压氟化物的W膜的腐蚀速率增加。另一方面，与Ta相比，即使F增加，腐蚀速率的增加也较小。此外，由于与W相比Ta容易氧化，因此通过添加O2可以氧化Ta的表面。由于Ta的氧化物不与氟化物或氯化物反应，因此Ta膜的腐蚀速率进一步降低。因此，可以使W膜和Ta膜的腐蚀速率不同，并且可以使W膜的腐蚀速率高于Ta膜的腐蚀速率。
然后，如图7C所示，进行第二掺杂工艺。此时，剂量低于第一掺杂工艺的剂量并且在高加速电压条件下，掺杂引入n型导电类型的杂质元素。例如，在加速电压设置为70到120keV，剂量为1×1013atoms/cm2，进行工艺，由此新的杂质区形成在第一杂质区内，第一杂质区位于图7B中的岛形半导体层内。进行掺杂，第二导电层5017b到5020b用做杂质元素的掩模，杂质元素也添加到第一导电层5017a到5020a下面的区域。以此方式，形成与第一导电层重叠的第二杂质区5021和5023。
如图8A所示，进行第三腐蚀工艺。这里使用Cl2作为腐蚀气体，通过ICP腐蚀装置进行第三腐蚀工艺。在本实施例中，在Cl2的气体流速设置为60sccm以及在1Pa的压力下350W的RF电功率提供到线圈型电极以产生等离子体的条件下进行70秒的腐蚀。RF电功率也提供到衬底侧(测试样品台)，实质上提供的是负自偏压。根据第三腐蚀工艺，第一导电层减少，由此形成第三形状的导电层5024到5027(第一导电层5024a到5027a和第二导电层5024b到5027b)。此时，部分第二杂质区5021到5023为第三杂质区5028到5030，没有与第一导电层重叠。
通过以上提到的步骤，杂质区形成各岛形半导体层。与岛形半导体膜重叠的第三形状的导电层5024到5027作为TFT的栅电极。
进行添加到各岛形半导体层中以控制导电类型的杂质元素的激活步骤。通过热退火法使用退火炉进行该步骤。此外，可以使用激光退火法或快速热退火法(RTA法)。在具有1ppm以下优选0.1ppm以下的氧气浓度和400到700℃，通常500到600℃的氮气氛中进行热退火法。在本实施例中，在500℃下进行4小时的热处理。然而，当布线材料用做第三导电层5024到5027不耐热时，优选形成层间绝缘膜(合硅作为它的主要成分)以保护布线等之后进行激活。
此外，在含有3到100％的氢气的气氛中进行300到450℃1到12小时的热处理，进行氢化岛形半导体层的步骤。该步骤为通过热激活氢终止半导体层中悬挂键的步骤。对于热氢化的另一方式，进行等离子体氢化(使用等离子体激活的氢)。
然后，如图8B所示，形成厚度为100到200nm由氮氧化硅膜制成的第一层间绝缘膜5031。然后在其上形成由有机绝缘材料制成的第二层间绝缘膜5032。穿过第一层间绝缘膜5031、第二层间绝缘膜5032以及栅绝缘膜5006形成接触孔，由布线材料形成膜。通过构图形成各布线5033到5036，然后通过构图形成像素电极5037。
接下来，由有机树脂制成的膜用做第二层间绝缘膜5032。对于有机树脂，可以使用聚酰亚胺、聚酰胺、丙烯(acryl)、BCB(苯并环丁烯)等。特别是，由于第二层间绝缘膜5032的平坦性非常重要，因此需要平坦性极好的丙烯。在本实施例中，将丙烯膜形成到由TFT形成的台阶部分能充分平坦的厚度。厚度优选为1到5μm(更优选2到4μm)。
形成接触孔时，使用干腐蚀或湿腐蚀，分别形成到达n型杂质区5014到5016的接触孔，到达源信号线(未示出)的接触孔，到达栅信号线(未示出)的接触孔，到达电源线的接触孔，以及到达栅电极5024到5026的接触孔。
此外，通过溅射连续地形成由三层叠层组成的膜，包括100nm厚的Ti膜，含Ti的300nm厚的Al膜以及150nm厚的Ti膜，通过构图成需要的形状形成布线5033到5036。当然也可以使用其它的导电材料。当显示器件为反射型时，像素电极5037由具有反射率的材料形成。此时，与布线同时形成。另一方面，对于传输型显示器件，像素电极5037由透明导电材料例如氧化铟锡(ITO)形成。在本说明书中，通过各步骤得到图8B所示状态的衬底称做有源矩阵衬底。
然后，制备相对衬底5038。光屏蔽膜5039形成在相对衬底5038上。光屏蔽膜5039由铬(Cr)等制成，厚度为100到200nm。
另一方面，相对电极5040形成在像素部分中。相对电极由透明导电材料例如ITO制成。此外，相对电极的膜厚度希望为100到120nm，以尽可能传输可见光。
在有源矩阵衬底和相对衬底上，形成取向膜5041和5042。优选取向膜5041和5042具有30到80nm的厚度。对于取向膜，例如可以使用Nissan Chemical Industries Ltd.制造的SE7792。通过使用高预倾斜角的取向膜，可以抑制用有源矩阵法驱动液晶显示器件时产生旋转位移。
然后，摩擦取向膜5041和5042。优选，完成液晶显示器件时，摩擦的方向为顺时针TW(扭转向列)取向。
虽然在实施例2中没有特别示出，但可以通过分散或构图形成间隔层，由此改善单元间隙的均匀性。在实施例2中，形成光敏树脂膜，然后进行构图形成高度4.0μm的间隔层。
此外，用密封剂5043将有源矩阵衬底和相对衬底相互粘合。对于密封剂，可以使用由Mitsui Chemicals制造的热固型的XN-21S。在密封剂中，混合填料。填料的高度为4.0μm。固化密封剂之后，有源矩阵衬底和相对衬底同时切成需要的尺寸。
随后，注入液晶5044。对于液晶材料，考虑到高速响应性等，优选具有低粘性的液晶材料。在实施例2中，使用容易进行取向控制的向列型液晶。不必说，可以使用高速响应的铁电液晶或反铁电液晶。
注入液晶之后，用UV固化树脂等密封注入入口。然后，使用公知的方法附加上起偏振板。最后，安装连接器(柔性印制电路板：FPC)，将形成在衬底上的元件或电路引出的端子与外部信号端相连，由此完成了产品(图8C)。在本说明书中，以上介绍的容易运输状态的产品称做液晶显示器件。
根据实施例2中所示的步骤，仅需要四个掩模形成有源矩阵衬底(即，岛形半导体层图形、第一布线图形(栅电极、岛形源线和电容器布线)、接触孔图形、以及第二布线图形(包括像素电极和连接电极))。由此，步骤的数量减少，有助于减少制造成本并提高成品率。
在实施例2中，顶栅型TFT作为一个例子介绍。此外，通过使用包括形成在有源层下的栅电极的低栅型TFT，如图5A所示，或含垂直设置的栅电极以将有源层夹在其间的双栅型TFT，如图所示5B所示可以实现实施例。
实施例3
以像素和周边驱动电路由n沟道TFT为例介绍了实施例2中的步骤。然而，可以使用p沟道TFT实现本发明。
对于n沟道TFT，称做重叠区的杂质区提供在与栅电极重叠的区域中，以抑制热载流子退化等。另一方面，对于p沟道TFT，由于热载流子退化的影响很小，因此不需要特别提供重叠区。此时，通过简单的步骤就可以制造像素和周边驱动电路。
如图9A所示，根据实施例2，底膜6002形成在由玻璃等制成的绝缘衬底6001上。然后，岛形半导体层6003到6005，栅绝缘膜6006，以及导电层6007和6008形成其上。虽然这里为导电层6007和6008的叠层，但也可以为单层。
然后，如图9B所示，形成抗蚀剂掩模6009进行第一腐蚀处理。在实施例2中，利用叠置导电层材料之间的选择率进行各向异性腐蚀。然而，由于在本例中不需要提供起重叠区作用的区域，可以交替地进行通常的腐蚀。此时，在栅绝缘膜6006中，形成与其它区相比由于腐蚀薄约20到50nm的区域。
随后，进行第一掺杂处理将引入p导电类型的杂质元素掺杂到岛形半导体层。导电层6010到6013用做掩蔽杂质元素的掩模，以自对准方式形成杂质区。硼(B)等为引入p导电类型的杂质元素的代表。在本例中，通过用乙硼烷(B2H6)的离子掺杂形成杂质区，由此半导体层具有2×1020到2×1021atoms/cm3的杂质浓度。
除去抗蚀剂掩模得到图9C所示的状态。从该阶段开始，根据实施例2的图8B中的步骤和随后的步骤制造像素和周边驱动电路。由此，通过使用p沟道TFT进行本发明。
电路结构类似于图1A中所示的n沟道TFT的结构。然而，电源与图1A中的电源有不同的电源连接，其中高电位侧电源VDD和低电位侧电源VSS转换。
实施例4
在实施例4中，介绍了在像素部分中使用例如场致发光(EL)元件等发光元件的发光器件的制造步骤。
根据实施例2所示的制造步骤，得到至此形成第一和第二层间绝缘膜的状态，如图8A和8B所示。
然后，开出接触孔，如图10A所示。通过干腐蚀或湿腐蚀形成接触孔，由此分别到达杂质区、源信号线、栅信号线、电源线和栅电极。
通过淀积由ITO代表的透明导电膜并将它构图为需要的形状可以形成EL元件的阳极7001。形成由Ti层、含Ti的Al膜以及Ti膜组成的叠层膜，优选构图成需要的形状，形成布线电极7002到7005和像素电极7006。各层的厚度与实施例2的相同。形成像素电极7006以部分覆盖在早些阶段形成的阳极7001，由此在其间形成接触。
接下来，通过制备由例如丙烯的有机树脂材料制成的绝缘膜并在对应EL元件阳极7001的位置形成开口部分形成第三层间绝缘膜7007。优选形成开口部分具有轻微的锥形侧壁。如果开口部分的侧壁的锥形不是很轻微，那么由于这些步骤的存在EL的退化和切割步骤变成严重的问题，由此应该予以注意。
形成EL层7008之后，EL元件的阴极7009由厚度为2nm以下的铯(Cs)或厚度为10nm以下的银(Ag)形成。通过使EL元件的阴极7009的膜变得极薄，在EL层产生的光穿过阴极7009发出。
随后，形成保护膜7010以保护EL元件。此后，进行FPC的附加和其它操作由此完成发光器件。
图10B示出了根据实施例4的图10A中发光器件中EL元件的详细结构。EL元件的阳极7101由ITO膜代表的透明导电膜制成。EL元件的阴极由Cs膜7103和Ag膜制成，每个都形成的极薄。参考数字7105表示的是保护膜。
通过将阴极侧上的EL元件的区域制得极薄，在EL层7102产生的光穿过形成阴极的Cs膜7103和Ag膜向上发出。即，形成TFT的区域不会覆盖发光表面的区域，由此孔径比可以设置为几乎100％。
在本例中，光的发射方向面向形成阴极的一侧。如果不需要将光发射到ITO制成的阳极一侧，那么优选第二层间绝缘膜7000由黑色或类似颜色的不透明膜形成。
在以上步骤中，介绍了阴极就形成在EL层上并且阳极就形成在EL层下的结构。如果EL层下的像素电极由TiN等制成，EL层上的电极由ITO等制成，那么可以将阳极就设置在EL层上，阴极就设置在EL层下。
也可以采用以下结构，尽管孔径比稍低。阳极就设置在EL层下，阴极设置在EL层上，EL层下的电极由ITO等制成，与实施例4不同，EL层上的电极由MaAg等制成，由此在EL层处产生的光朝形成TFT的衬底侧发出，或朝下发出。
实施例5
在实施例5中，发光器件的制造步骤与实施例4中的方式不同。
根据实施例2所示的制造步骤，得到至此形成第一和第二绝缘膜的状态，如图8A和8B所示。
然后，开出接触孔，如图11A所示。通过干腐蚀或湿腐蚀形成分别到达n型杂质区、源信号线、栅信号线、电源线以及栅电极的接触孔。
接下来，形成布线7204，用做EL元件阳极的像素电极7205形成叠置膜，由Ti层、含Ti的Al膜、Ti膜以及透明导电膜组成。
然后，通过制备由例如丙烯的有机树脂材料制成的绝缘膜并在对应EL元件阳极7205的位置形成开口部分形成第三层间绝缘膜7206。优选形成开口部分具有轻微的锥形侧壁。如果开口部分的侧壁的锥形不是很轻微，那么由于这些步骤的存在EL的退化和切割步骤变成严重的问题，由此应该予以注意。
形成EL层7207之后，EL元件的阴极7208由厚度为2nm以下的铯(Cs)或厚度为10nm以下的银(Ag)形成。通过使EL元件的阴极7208的膜变得极薄，在EL层产生的光穿过阴极7208发出。
随后，形成保护膜7209以保护EL元件。此后，进行FPC的附加和其它操作由此完成发光器件。
图11B示出了根据实施例5的图11A中发光器件中EL元件的详细结构。EL元件的阳极由Ti、Al和Ti膜的叠层制成的金属膜7301以及由ITO膜代表的透明导电膜7302制成。参考数字7303表示含发光层的EL层。EL层的阴极由Cs膜7304和Ag膜7305制成，每个都形成的极薄。参考数字7306表示的是保护膜。
根据实施例5制造的发光器件中，和下面介绍的实施例4的显示器件中一样，孔径比可以有利地设置为约100％。此外，当形成布线电极和像素电极时，可以用公用的光掩模在包括Ti膜、Al膜和Ti膜的叠层制成的金属膜上以及透明导电膜上构图。由此，可以减少光掩模的数量并简化制造步骤。
在以上步骤中，介绍了阴极就形成在EL层上并且阳极就形成在EL层下的结构。如果EL层下的像素电极由TiN等制成，EL层上的电极由ITO等制成，那么可以将阳极就设置在EL层上，阴极就设置在EL层下。
也可以采用以下结构，尽管孔径比稍低。阳极就设置在EL层下，阴极设置在EL层上，EL层下的电极由ITO等制成，与实施例5不同，EL层上的电极由MaAg等制成，由此在EL层处产生的光朝形成TFT的衬底侧发出，或朝下发出。
实施例6
使用p沟道TFT实现本发明。在实施例6中，介绍结构和操作。
图13A示出了电路的结构。电路为由TFT1301到1304和电容器装置1305构成的双输入和单输出型反相器结构。通过将输入到输出端(In)的信号极性反相得到的信号出现在输出端(Out)。
下面说明电路的操作。首先，当H电平输入到第一输入端(In1)并且L电平输入到第二输入端(In2)时，TFT1302变为导通，输出端(Out)的电位开始朝VDD增加。此时，输出端(Out)的电位不会高达H电平，由此TFT1303保持ON状态。电路由电容器装置1305流向输出端(Out)，施加到TFT1304的栅电极的电位减少，TFT1304也导通。随着输出端(Out)电位的进一步增加，TFT1303的栅-源电压等于VthP，TFT1303变为截止。此时，即使TFT1304仍处于ON状态，聚集在电容器装置1305中的电荷会通过TFT1304放电。然后，TFT1304的栅-源电压连续下降，由此不久TFT1304变成截止。
采用此结构，TFT1304的阈值电压VthP存储在电容器装置1305中。在第一输入端(In1)，出现H电平，它的电位为VDD。因此施加到TFT1301的栅电极的电位比VDD低一个在电容器装置1305中存储的电压。即，此时施加到TFT1301的栅电极的电位为(VDD-VthP)。由于H电平出现在输出端(Out)并且它的电位为VDD，因此TFT1301的栅-源电压为VthP，TFT1301变为截止。
此外，介绍当L电平输入到第一输入端(In1)并且H电平输入到第二输入端(In2)时的电路操作。首先，在第二输入端(In2)，L电平转变成H电平，TFT1302变为截止。另一方面，在第一输入端(In1)，H电平转变成L电平。此时，TFT1303保持在OFF状态，由此在电容器装置1305中没有发生电荷的传递。对于TFT1304，它的源区电位降低，而栅-源电压为VthP，保持不变，TFT1304保持在OFF状态。因此，即使在第一输入端(In1)H电平转变成L电平，电容器装置1305的两个电极之间的电压不变。因此，由于第一输入端(In1)的电位由VDD降低到VSS，那么施加到TFT1301栅电极的电位由(VDD-VthP)降低到(VSS-VthP)。因此，L电平出现在输出端(Out)，它的电位等于VSS。
根据以上介绍的操作，即使电路由p沟道TFT构成，也可以正常地得到具有VDD到VSS范围幅值的信号输入，具有相同范围幅值的信号输出，同时没有幅值衰减。
实施例7
本发明适用于制造各种电子设备的显示器件。对于所述电子设备，可指出的是便携信息终端(电子书、移动式计算机、便携式电话等)、摄像机、数字照相机、个人计算机、电视、便携式电话等。它们的例子显示在图6A到6G。
图6A示出了液晶显示器或OLED显示器，包括外壳3001、支撑座3002、显示部分3003等。本发明适用于显示部分3003。
图6B示出了摄像机，包括主体3011，显示部分3012，音频输入部分3013，操作开关3014，电池3015，图象接收部分3016等。本发明适用于显示部分3012。
图6C示出了笔记本个人计算机，包括主体3021，外壳3022，显示部分3023，键盘3024等。本发明适用于显示部分3023。
图6D示出了便携信息终端，包括主体3031，输入笔3032，显示部分3033，操作开关3034，外部接口3035等。本发明适用于显示部分3033。
图6E示出了音频再现装置，具体为安装在机动车中的音频装置，包括主体3041，显示部分3042，操作开关3043和3044等。本发明适用于显示部分3042。本发明适用于除以上介绍的安装在机动车中的音频装置以外的任何便携或家庭音频装置。
图6F示出了数字照相机，包括主体3051，显示部分(A)3052，目镜3053，操作开关3054，显示部分(B)3055，电池3056等。本发明适用于显示部分(A)3052和显示部分(B)3055中的任何一种。
图6G示出了便携式电话，包括主体3061，音频输入部分3062，音频输入部分3063，显示部分3064，操作开关3065，天线3066等。本发明适用于显示部分3064。
注意本实施例的以上介绍的操作仅为例子，本发明不仅仅适用于这些。
采用本发明的电路，可以正常地得到具有VDD到VSS范围幅值的信号输入，具有相同范围幅值的信号输出，同时没有幅值衰减。因此，可以根据以上介绍的方法制造具有单极TFT的显示器件的驱动电路。这有助于减少制造步骤和降低制造成本。