利用档片图案制造活动区以稳定黄光制程的方法 【技术领域】
本发明是有关一种用以稳定黄光制程的方法，特别是关于一种利用档片图案(dummy Pattern)制造活动区来稳定黄光制程的方法，以简化黄光制程，并使制程更为稳定。背景技术
众所周知，当积体电路的密度不断的扩大时，为了使晶片面积保持一样，甚至缩小，以降低电路的单位成本。唯一的方法，就是不断的缩小电路设计规格(Design Rule)，因此黄光微影成像制程也必须要逐渐微小化，否则积体电路的技术发展将遭受到停顿的命运。
目前半导体制造技术，大部分是以传统的光学方法曝光，但是由于光学的波动特性，限制了曝光线宽的极限。因此若要达到较细的线宽，必须使用波长较短的光源。现今半导体工业所使用的光源波长已经短至248nm，甚至此光源在较为先进的制程中，其波长已经达到干涉的限制，必须使用极为复杂的相位偏移光罩法(Phase Shifting Mask Method)，才能在较为先进的深次微米制程中使用。
如上述可知黄光微影制程和曝光的线宽有关，越细的线宽，必须要使用越短波长的微影制程，才能避免绕射现象，而得到精确的图案。故如果以相同地波长对不同线宽的元件曝光时，某些区域可精确的曝光，而某些区域则会产生绕射现象；且因为一般逻辑元件产品线有其特殊性，常常会因产品的不同，而使得活动区的图案密度(pattern density)不同，而于同一产品制程中，亦因每一段制程的黄光制程皆有所差异，也就是说在每一段制程都需要改变黄光的条件，因此，为了解决此种问题，在一般传统制程中，大部分以微调黄光制程去符合产品的需求，但也造成量产上的困扰，使得量产线愈来愈复杂。发明内容
为了解决这种微调黄光制程的缺失，本发明是提出一种利用档片图案以制造活动区来稳定黄光制程的方法，以解决上述的问题。
本发明的主要目的是提出一种利用档片图案制造活动区以稳定黄光制程的方法，通过特殊且规则的活动区档片图案补入空旷区域，解决现有逻辑元件在量产上的困扰，达到增加活动区的图案密度，及稳定黄光制程的目的。
本发明的另一目的是提出一种利用档片图案制造活动区以稳定黄光制程的方法，通过降低产品之间活动区密度上的差异，达到简化黄光制程，并获得稳定制程的目的。
本发明的再一目的是提供一种利用档片图案制造活动区以稳定黄光制程的方法，达到将黄光制程时的镜片热效应降到最低的目的。
本发明的目的是这样实现的：一种利用档片图案制造活动区以稳定黄光制程的方法，其特征是：它依次包括下列步骤：
(1)提供一产品元件所需的活动区基础图案层；
(2)再形成一层特殊且规则的档片图案附属扩散层；
(3)利用逻辑操作，连结该活动区基础图案层及该档片图案附属扩散层，而完成最后的扩散层，以获得一逻辑元件产品图案层。
该档片图案附属扩散层与该活动区基础图案层结合，使图案的密度均匀，符合逻辑产品所需的图案。该档片图案附属扩散层的图案是由边长比例为1∶1的矩形交错排列而成。该档片图案附属扩散层的图案是由边长比例为2∶1的矩形交叠而成的十字形依阵列方式排列而成。该档片图案附属扩散层的图案是由边长比例为3∶1的矩形交叠而成的十字形交错排列而成。该档片图案附属扩散层的图案是由边长比例为1∶1的正方形依阵列方式排列而成。该档片图案附属扩散层的图案是由边长比例为2∶1的矩形依阵列方式排列而成。该档片图案附属扩散层的图案比例是介于25％-45％之间。该活动区基础图案层以及该档片图案附属扩散层是由相同的材质所构成。
本发明是利用逻辑操作，将一活动区基础图案层与一特殊且规则的档片图案附属扩散层连结在一起，令档片图案附属扩散层填补入活动区基础图案层的活动区较为空旷的区域，使两者的图案及密度都能够互相结合而完成最后的图案扩散层，以获得一符合图案密度及图案分布条件的逻辑元件产品图案层。
下面结合较佳实施例配合附图详加说明。附图说明
图1为本发明的剖视示意图。
图2-图9为本发明的档片图案附属扩散层的各种状态示意图。具体实施方式
本发明是揭露一种利用档片图案(dummy pattern)以制造活动区，来稳定黄光制程的一种方法，其主要的实施步骤是以特殊且规则的活动区的档片图案，填补入活动区中较为空旷的区域，通过此方法来增加活动区的图案密度(pattern density)。如此用档片图案填入后，即可使产品之间活动区密度较为均匀，而大大的降低了产品之间的活动区密度差异。
在进行曝光微影的制程中，由于一般逻辑元件的产品特性，常常造成活动区的图案密度，因产品的不同而不同，使其在每一段制程都需要改变黄光的条件，不但使制程变得更为复杂，而且制程的稳定性将受到影响，也常造成量产时的困扰。因此，本发明是将两个相同材质且不同图案密度的活动区基础图案层与档片图案附属扩散层结合在一起，并借此得到一符合逻辑元件产品要求的图案层，使其可适用于不同逻辑元件的活动区图案密度，而无须改变黄光制程条件。
如图1所示，本发明先提供一产品元件所需的活动区基础图案层10，其是具有较为空旷的活动区12；再准备一层特殊且规则的档片图案附属扩散层20，且此档片图案附属扩散层20的图案分布是与活动区基础图案层10不同；最后，再利用逻辑操作(logic operation)，将上述活动区基础图案层10及档片图案附属扩散层20连结在一起，使两者的图案及密度都能够互相结合而完成最后的图案扩散层30，以获得一符合图案密度及图案分布条件的逻辑元件产品图案层。
举例来说，有第一逻辑元件。活动区图案密度为52％(图案/全部面积，dark/total)，因此必须制作一个具有52％图案密度的活动区基础图案层10，使其在微影制程中利用该活动区基础图案层10，而在半导体底材内得到一图案密度为52％的活动区，而另一第二逻辑元件的活动区图案密度是为64％，无法使用该具有52％图案密度的活动区基础图案层10，因此，必须再增设一档片图案附属扩散层20，并利用逻辑操作将此档片图案附属扩散层20与该活动区基础图案层10连结在一起，以将档片图案附属扩散层20填补入该活动区基础图案层10的空旷区，使结合在一起的图案扩散层30，其密度能够由原来的52％增加至所需的64％，以获得一图案密度为64％的逻辑元件产品图案层；
利用一活动区基础图案层结合一档片图案附属扩散层所得到的图案层去制作不同产品的逻辑元件，即可避免微调黄光制程的困扰，而简化黄光制程，并获得稳定的制程。
其中，上述档片图案附属扩散层20的档片图案是由边长比例为1∶1的矩形交错排列或依阵列方式排列而成；或是由边长比例为2∶1(矩形交叠而成的十字形依阵列方式排列，或依阵列方式排列而形成；也可以是由边长比例为3∶1的矩形交叠而成的十字形交错排列及依阵列方式排列而形成的图案。且此种具有各种排列图案的档片图案附属扩散层的档片图案的比例是介于25％-45％(图案/全部面积，dark/total)之间，
参阅图2-图9所示，其中：
图2的图案密度占33.3％；
图3的图案密度占31.25％；
图4的图案密度占41.66％；
图5的图案密度占25％；
图6的图案密度占33.5％；
图7的图案密度占44.4％；
图8的图案密度占25％；
图9的图案密度占40％。
其可依据不同逻辑产品的需求，而选择不同的档片图案附属扩散层。
故本发明在半导体底材中形成产品所需的活动区图案层之前，先利用档片图案附属扩散层以填补活动区基础图案层内较空旷的区域，以增加产品的图案密度，而完成最后的扩散层以制造出逻辑元件产品图案层。因此，使用上述的档片图案的方法，让活动区的密度均匀后，不仅可降低逻辑产品图案密度的差异性，亦可将黄光制程予以简化，并使其制程较为稳定，同时也可使黄光制程时的镜片热效应降到最低，最重要的是能解决逻辑产品元件量产上的困扰。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容，凡依本发明揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的保护范围之内。