集成电路 【技术领域】
本发明涉及集成电路。
本发明根据在先的专利申请EP 01 440 277.0要求优先权，这里参考引用了所述专利申请。
背景技术
集成电路被实现成ASIC上的片上系统(system-on-chips)；ASIC＝专用集成电路。ASIC含有适合用户要求的特殊电路。这些电路满足特殊的目标。在电信领域，这些电路被用来处理VoIP信号、DSL、ATM、SDH、SONET、UMTS、GSM、LMDS或ISDN信号；VoIP＝网际协议语音，DSL＝数字用户线路，ATM＝异步传输模式，SDH＝同步数字系列，SONET＝同步光网络，UMTS＝通用移动电信系统，GSM＝全球数字移动电话系统，LMDS＝本地多点数字系统，ISDN＝综合业务数字网络。因此它们被用来处理语音、数据、视频、互联网Web页面等等。
集成电路具有执行通用和专用任务的特殊处理器平台。这种处理器平台可被用于任何应用；在DSL芯片、ATM芯片等等内部也有同样的处理器平台。所述处理器平台含有处理器并且提供计算能力。每当使用之前必须重新启动处理器。为此，处理器平台具有内部ROM，内部ROM被集成在集成电路和处理器平台上；ROM＝只读存储器。处理器的启动软件被存储在内部ROM中。当为芯片供电时自动启动。ROM是只读的。启动软件是不可更新的。如果内部ROM或启动软件内存在差错，则处理器不能启动，这意味着整个集成电路不可用，不能使用并且必须更换。测试软件也存在同样的问题。
【发明内容】
本发明的目的是提供一种集成电路，所述集成电路包含处理器并且为处理器提供可选的启动和/或测试机构。
通过集成电路，具体是片上系统来实现这个目的，所述集成电路一方面包含具有处理器的处理器平台，另一方面包含连接到外部存储器，尤其是快闪存储器的输出，其中在所述外部存储器中存储处理器的启动和/或测试软件。
在外部存储器上提供启动软件实现了高度的安全性，并且提高了灵活性。制造过程中的差错不再对启动功能有任何影响，因而也不会对集成电路有任何影响。当功能失效时，替换外部电路是简单和廉价的。另外，可以更换启动软件，例如用装有适当新软件的新ROM或快闪存储器进行更换，其中在所述新ROM或快闪存储器中已经用新软件更新了旧软件。除ROM或快闪存储器之外，也可以使用PROM、EPROM或EEPROM；PROM＝可编程ROM，EPROM＝可擦除PROM，EEPROM＝电可擦除PROM。更换启动软件是必要的，例如在启动软件出现软件差错或启动软件版本更新的情况下。外部存储器也可以被实现成RAM。外部RAM替代了内部的非功能RAM。
同样地，在外部存储器上提供测试软件实现了高度的安全性，并且提高了灵活性。制造过程中的差错不再对测试功能有影响，因而也不会对集成电路有影响。当功能失效时，更换外部存储器是简单和廉价的。另外，可以更换测试软件，例如用装有适当新软件的新ROM或快闪存储器进行更换，其中在所述新ROM或快闪存储器中已经用新软件更新了旧软件。除ROM或快闪存储器之外，也可以使用PROM、EPROM或EEPROM；PROM＝可编程ROM，EPROM＝可擦除PROM，EEPROM＝电可擦除PROM。更换测试软件是必要地，例如在测试软件出现软件差错或测试软件版本更新的情况下。另外，在优选应用中，外部存储器中存储的软件可以比内部存储器中存储的软件更加丰富。在实验室中，在制造之后切换到外部存储器上以便广泛测试集成电路。当以后在用户住宅内使用时，内部存储器可以被用来执行简单测试，例如只执行真实性检查(plausibility check)并且只花较少的时间。也可以再次切换到外部存储器以便进行维修，并且也可以用更丰富的软件执行测试。
在本发明的另一种有利应用中，提供均具有启动和/或测试软件的内部和外部存储器。最好根据内部存储器缺省设置启动处理器，并且在经过若干次尝试失败之后，例如三次尝试失败之后，处理器自动切换到外部存储器。可选地，集成电路具有外部控制输入，可以通过外部控制输入选择处理器为进行启动而寻址的存储器。测试过程同样可以采取这种方式。
在从属权利要求和下面的描述中可以发现其它的有利应用。
【附图说明】
下面根据实施例并且结合图例描述本发明。
所提供的图例是有关基于本发明的集成电路的一部分的示意图。
【具体实施方式】
该图例示出了处理器平台CleanDMEP的结构和若干被连接到处理器平台的模块；CleanDMEP＝嵌入式处理器的洁净设计方法。处理器平台是通用的可配置平台，并且可用于任何类型的处理，例如电信、机械工程、宇航工程等领域内的处理；例如在电信领域中，可用于涉及各种XDSL、UMTS、VoIP等方面的处理。
集成电路被实现成ASIC上的片上系统。集成电路一方面包含具有处理器17的特殊处理器平台，另一方面包含将外部存储器MEMO连接到处理器17的启动和/或测试软件的输出。外部存储器MEMO不在集成电路上。除一个外部存储器MEMO之外，也可以使用两个或更多个外部存储器MEMO，例如一个外部存储器MEMO用于启动软件，而另一个外部存储器MEMO用于测试软件。
集成电路包含存储处理器的启动和/或测试软件的内部存储器18会更加有利。除一个内部存储器18之外，也可以使用两个或更多个内部存储器18，例如一个内部存储器18用于启动软件，而另一个内部存储器18用于测试软件。
另外，集成电路具有外部控制输入S会更加有利，其中外部控制输入S被用于外部存储器MEMO和内部存储器18之间的切换。除一个外部控制输入S之外，也可以使用两个或更多个外部控制输入S，例如一个外部控制输入S用于启动软件，而另一个外部控制输入S用于测试软件；如果启动和测试软件被存储在不同的存储器中，所述外部控制输入分别被用来控制启动和测试软件。
集成电路包含内部地址管理器11会更加有利，内部地址管理器11也可以被称作地址解码器。提供外部控制输入S以便对地址管理器11进行编程，使得能够将外部存储器MEMO或内部存储器18选作用于启动和/或测试的地址区域。
因此，集成电路具有外部控制PIN以便提供针对处理器平台内的内部地址管理器的直接连接。这个控制连接被用来对地址管理器进行编程或设置，以便处理器通过内部存储器18或外部存储器MEMO访问启动或测试软件。以最简单的情况为例，当从启动/测试地址区域选择地址时，向控制输入提供逻辑零，此时地址管理器选择内部存储器18，或者向控制输入提供逻辑一，此时地址管理器选择外部存储器MEMO。因此在最简单的情况下，可以通过位的置位或不置位设置外部存储器MEMO或内部存储器18，以及选择启动软件。内部存储器18可以被实现成ROM并且通过内部快速总线连接到地址管理器11。快速总线可以是所谓的AMBA-AHB总线。可以被实现成快闪存储器的外部存储器MEMO直接通过控制器或间接通过其它内部或外部总线分段连接到地址管理器11，其中所述控制器被连接到内部快速总线，而所述内部或外部总线分段通过桥接器彼此相连。外部总线可以被实现成AMBA-AHB或PCI总线。桥接器15可以是AMBA-AHB到AMBA-AHB的桥接器或AMBA-AHB到PCI总线的桥接器。
在最简单的情况下，也可以不通过桥接器直接把内部快速总线布置在集成电路外部。外部存储器则可以直接连接到外置的外部快速总线。
下面说明处理器平台的通用结构。
处理器平台包含SDRAM控制器3，SDRAM控制器3一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到内部SDRAM 1，但内部SDRAM 1位于处理器平台外部。内部意味着在集成电路内部，而外部意味着在集成电路外部。SDRAM控制器3控制对SDRAM 1的访问，并且进行必要的总线协议转换。SDRAM 1也可以位于集成电路外部。
另外，处理器平台包含静态存储器接口4，静态存储器接口4一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到内部SRAM 2，但内部SRAM 2位于处理器平台外部。静态存储器接口4控制对SRAM2的访问，并且进行必要的总线协议转换。SRAM 2也可以位于集成电路外部。
另外，提供中断控制器5，中断控制器5一方面被连接到诸如AMBA-APB总线的慢速内部总线，另一方面具有至少一个针对内部或外部模块的接口，但所述内部或外部模块位于处理器平台外部。中断控制器5把中断信号从平台外部的模块连接到处理器。
另外，提供UART 6，UART 6一方面被连接到慢速内部AMBA-APB总线，另一方面具有针对外部主处理器的接口，但所述外部主处理器位于处理器平台外部。UART 6被用来在外部主处理器和内部处理器17之间发送数据。
另外，提供GP I/O 7，GP I/O 7一方面被连接到慢速内部AMBA-APB总线，另一方面具有至少一个针对内部或外部模块的接口，但所述内部或外部模块位于处理器平台外部。GP I/O 7被用来在平台外部的模块和内部的处理器17之间传送控制数据；GP I/O＝通用输入/输出。
另外，提供实时计数器8，实时计数器8一方面被连接到慢速内部AMBA-APB总线，另一方面具有至少一个针对内部或外部模块的接口，但所述内部或外部模块位于处理器平台外部。实时计数器8充当根据系统时钟运行的定时器。
另外，提供被连接到快速AMBA-AHB总线的寄存器组9。寄存器组9为包含RAM控制器14和SDRAM控制器3的若干模块提供寄存器。
在若干主设备同时存取快速总线的情况下，被连接到快速AMBA-AHB总线的仲裁器12划分这些访问的优先权并且按照优先序列处理这些访问。
处理器17被实现成微处理器或数字信号处理器。该处理器可以通过AHB封套(AHB wrapper)连接到快速AMBA-AHB总线。AHB封套16根据需要进行必要的协议转换。
ROM控制器13一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到位于处理器平台外部的内部存储器18，内部存储器18也可以包含BIST；BIST＝内部自测试。
ROM控制器13根据需要进行必要的总线协议转换。
RAM控制器14一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到位于处理器平台外部的内部SRAM 19。RAM控制器14控制对SRAM控制器19的访问，并且进行必要的总线协议转换。SRAM19也可以包含BIST。
另外，提供桥接器10。桥接器10把快速AMBA-AHB总线连接到慢速AMBA-APB总线。因此，桥接器10在被连接到AMBA-AHB总线的模块和被连接到AMBA-APB总线的模块之间建立连接。例如，处理器17通过桥接器10访问中断控制器5。分成两个具有不同处理速度的总线具有慢速访问不妨碍快速访问的优点。桥接器10、AMBA-APB总线和与之相连的模块是可选的。如果不需要某些模块的功能，则可以在设计中省略这些模块、AMBA-APB总线和桥接器10，从而节省空间并降低制造成本。
处理器17具有针对JTAG的连接，其中JTAG＝联合测试行动组。JTAG接口可被用来调试内部处理器上的软件，也可以在ASIC的生产控制期间使用。
AMBA-APB总线可以仍然位于集成电路内部和处理器平台外部，但也可以位于集成电路外部。
AMBA-AHB总线可以仍然位于集成电路内部和处理器平台外部，但也可以位于集成电路外部。
在实施例中示出了特殊处理器平台。本发明可用于任何处理器平台，尤其是具有的部件多于或少于附图中示出的部件的处理器平台。集成电路也可以具有不止一个处理器，不止一个控制输入和不止一个外部存储器。如果通过集中式地址管理器管理两个处理器，则一个控制输入和一个外部存储器对于两个处理器而言是足够的。除特殊处理器平台之外，也可以在集成电路上布置其它处理器和模块，所述处理器和模块也可以占据集成电路的更多部分，例如80％，使得只有20％被用于处理器平台。集成电路也可以包含两个或更多个处理器平台。
在实施例中，使用芯片内部的AMBA总线，和芯片外部的AMBA总线和/或PCI总线。也可以在芯片内部使用以下总线：CoreConnect总线、CoreFrame总线、FISP总线或IP总线。也可以在芯片外部使用以下总线：VME总线、USB总线等等。除了一或两个被用于模块的芯片内部连接的总线之外，也可以使到三个或更多个总线，例如把仲裁器连接到若干模块的额外总线。处理器可以被实现成ARM、Intel或AMD处理器。缩写：AMBA＝先进微控制总线结构AHB＝先进高性能总线APB＝先进外设总线ARM＝先进RISC处理器VHDL＝VHSIC硬件描述语言