基座自动偏压电路 技术领域
本发明涉及一种基座自动偏压电路，特别涉及一种以简单的电路，自动将电路的基准偏压至正确电压电平。
背景技术
随着集成电路的进步与混合式电路的发展，电路利用数个不同电压电平的电压源以资工作，亦日益普遍，如电荷泵、液晶显示推动器、鼠标电路等..等，皆利用数个不同电压电平的电压源，以供应电路操作所需要的电源，而当电路初始工作时，系统的最高工作电压往往不明确，是故，如何将基座偏压至正确电压电平，以避免额外的基座电流造成锁定(Latch up)效应，是必要解决的重要课题。
如图1所绘示公知电压比较电路图形，两个不同电压源VDD与Vpp，分别经由两个串联电阻R1～R4而接到接地电压，然后经由一比较器8来判别两者电压的大小。由于电阻所占用的面积很大，往往在设计上造成成本大幅提高的情形。
发明内容
有鉴于此，本发明的在于提出一种简单电路，达到基座正确偏压的效果，为达上述目的，本发明利用一比较器，其比较结果经过一控制电路后，用以控制开关的切换，而得到电路的最高电压，并利用此电压将基座偏压至正确电压电平。
本发明提供一种基座自动偏压电路，在一第一电压源与一第二电压源之间，选择较高电平的电压，来作为一基座电压信号。
其中基座自动偏压电路包括由一比较器、一移位控制电路以及一开关电路所构成。其中，比较器接收第一电压源与第二电压源后，比较产生一比较信号。而移位控制电路接收比较信号与基座电压信号后，送出第一控制信号与第二控制信号。至于开关电路则接收第一电压源、第二电压源、第一控制信号以及第二控制信号后，送出基座电压信号。上述比较器还包括：第一PMOS晶体管的源极与基极共同连接到第一电压源，其栅极连接到其漏极。第二PMOS晶体管，其源极与其基极共同连接第二电压源，其栅极连接到第一PMOS晶体管的栅极，其漏极送出比较信号。第一NMOS晶体管，其漏极与其栅极共同连接到第一PMOS晶体管的漏极，其源极连接到一接地电压。第二NMOS晶体管，其漏极连接到第二PMOS晶体管的漏极，其栅极连接到第一NMOS晶体管的栅极，其源极连接接地电压。
至于，移位控制电路可包括：第一反向器接收比较信号与基座电压信号后，送出一第一反向信号。第二反向器接收第一反向信号与基座电压信号后，送出第一控制信号。以及第三反向器接收第一控制信号与基座电压信号，并送出第二控制信号。上述第一反向器也可以使用史密特触发器取代。
而移位控制电路可包括：第三PMOS晶体管，其源极连接基座电压信号，其漏极送出第一控制信号，其栅极送出第二控制信号。第四PMOS晶体管，其源极连接基座电压信号，其漏极连接第三PMOS晶体管地栅极，其栅极连接第三PMOS晶体管的漏极。第三NMOS晶体管，其漏极连接到第三PMOS晶体管的漏极，其栅极接收比较信号，其源极连接接地电压。第四反向器，接收比较信号，送出一第四反向信号。以及第四NMOS晶体管，其漏极连接到第四PMOS晶体管的漏极，其栅极接收第四反向信号，其源极连接接地电压。
对于开关电路则可包括：第五PMOS晶体管，其栅极接收第一控制信号，其源极与其基极共同连接到基座电压信号，其漏极连接到第一电压源。以及第六PMOS晶体管，其栅极接收该第二控制信号，其源极与其基极共同连接到该基座电压信号，其漏极连接到该第二电压源。
此外，本发明也可为另外一种基座自动偏压电路，在一第一电压源与一第二电压源之间，选择较高电平的电压，来作为一基座电压信号。
其中基座自动偏压电路包括：比较器接收一第一电压源与一第二电压源后，比较产生一比较信号。移位控制电路，接收比较信号与基座电压信压后，送出一第一控制信号与一第二控制信号。以及开关电路接收第一电压源、第二电压源、第一控制信号以及第二控制信号后，送出基座电压信号。而比较器还包括：一电流源产生一参考电流。一第一PMOS晶体管，其源极与其基极共同连接第一电压源，其栅极连接到其漏极。一第二PMOS晶体管，其源极与其基极共同连接第二电压源，其栅极连接到第一PMOS晶体管的栅极，其漏极送出比较信号。一第一NMOS晶体管，其漏极与其栅极共同连接到电流源，其源极连接到接地电压。第二NMOS晶体管，其漏极连接到第一PMOS晶体管的漏极，其栅极连接到第一NMOS晶体管的栅极，其源极连接到一接地电压。以及第三NMOS晶体管，其漏极连接到该第二PMOS晶体管的漏极，其栅极连接到该第一NMOS晶体管的栅极，其源极连接到该接地电压。
而移位控制电路与上述构造相同可由三个反向器所构成，移位控制电路与上述构造相同可由两个PMOS晶体管、两个NMOS晶体管、一个反向器所构成。开关电路则与上述构造相同由两PMOS晶体管构成。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下；
附图说明：
图1所绘示公知电压比较电路图形；
图2绘示依照本发明一较佳实施例的一种基座自动偏压电路方块图形；
图3A绘示图2中比较器的一实施例；
图3B绘示图2中比较器的另一实施例；
图4A绘示图2中移位控制电路的一实施例；
图4B绘示图2中移位控制电路的另一实施例；
图5绘示图2中开关电路线路图形的实施例；
图6绘示图2的实际线路图形的实施例；以及
图7绘示根据本发明的图6所示的基座自动偏压电路的模拟结果。
具体实施方式
参照图2，其绘示的是依照本发明一较佳实施例的一种基座自动偏压电路方块图。
本发明的基座自动偏压电路能够在一第一电压源V1与一第二电压源V2之间，选择较高电平的电压，来作为一基座电压信号Vpp。在图中我们可以看出本发明的基座自动偏压电路由一比较器10、一移位控制电路12以及一开关电路14所构成。
首先在运作时，比较器10接收一第一电压源V1与一第二电压源V2比较后，产生一比较信号CMPO，即可得出电压源V1、V2何者为电路中最高电位，而比较器10并将比较信号CMPO送到移位控制电路12。移位控制电路12根据所接收的移位控制电路12进行判断，来送出第一控制信号SW1与第二控制信号SW2到开关电路14，其中第一控制信号SW1与第二控制信号SW2电压电平足以控制开关的开启或关闭。开关电路14除第一控制信号SW1以及第二控制信号SW2外，并接收第一电压源V1与第二电压源V2，来控制电路中最高电压Vpp，由V1或V2何者来提供。此外，基座电压信号Vpp也会回送到移位控制电路12，藉以提供移位控制器12的电源使用。
接着，在图3A绘示图2中比较器的一种线路图形。在图中我们可以看出比较器包括由两个PMOS晶体管16、18，以及两个PMOS晶体管20、22所构成。其中PMOS晶体管16的源极与基极共同连接到第一电压源V1，其栅极连接到其漏极。而PMOS晶体管18的源极与基极共同连接到第二电压源V2，其栅极连接到PMOS晶体管16的栅极，其漏极送出比较信号CMPO。至于，NMOS晶体管20的漏极与栅极共同连接到PMOS晶体管的漏极，其源极连接到一接地电压Vss。而NMOS晶体管22的漏极连接到PMOS晶体管18的漏极，其栅极连接到NMOS晶体管22的栅极，其源极连接接地电压Vss。
在运作时，晶体管16～22形成一电位比较器，图3A中的Ibias可由晶体管16、20的外观比(Aspectratio)决定，当V2＞V1时PMOS晶体管18的栅源极电压差Vgs_18大于PMOS晶体管16的栅源极电压差Vgs_16(即Vgs_18＞Vgs_16)，由于PMOS晶体管16、18是匹配元件且没有基体效应(body effect)，所以其阈值电压(Threshold voltage)Vt也会匹配，因此Id_18＞Ibias，而使CMPO被提升至高电压。反之，若V2＜V1，CMPO被拉至低电位。
另外，在图3B绘示图2中比较器的另一种线路图形。在图中我们可以看出比较器包括由两个PMOS晶体管24、26，三个NMOS晶体管28、30、32以及一个电流源34所构成。其中，电流源34产生一参考电流Ibias。PMOS晶体管24的源极与基极共同连接第一电压源V1，栅极连接到漏极。而PMOS晶体管26的源极与基极共同连接第二电压源V2，其栅极连接到PMOS晶体管24的栅极，其漏极送出比较信号CMPO。至于NMOS晶体管32的漏极与栅极共同连接到电流源34，其源极连接到接地电压Vss。NMOS晶体管28的漏极连接到PMOS晶体管24的漏极，其栅极连接到NMOS晶体管32的栅极，其源极连接到一接地电压Vss。而NMOS晶体管30的漏极连接到PMOS晶体管26的漏极，栅极连接到NMOS晶体管32的栅极，其源极连接到接地电压Vss。
其中，在图3B的另一种比较器线路，是利用电流源产生的一电流Ibias，将NMOS晶体管28、30偏压使其漏极端的电流是电流源的镜像，并经由PMOS晶体管24产生一偏压VB，其中V1-VB=Vt+Ibias12μnCox*WL=Vgs_24]]>因此，当V2＞V1的Vgs_26为Vgs_26=Vgs_24+(V2-V1)=Vt+Ibias12μnCox*WL+(V2-V1)]]>
所以Id_26=12μnCox(WL)(Vgs_26-VT)2=Ibias+ΔI;]]>
其中ΔI=212μnCox(WL)Ibias*(V2-V1)+12μnCox(WL)(V2-V1)2]]>
所以Id_26＝Ibias+ΔI＞Ibias，而使CMPO被提升至高电位，反之，若V2＜V1，CMPO被拉至低电位。
接着，在图4A绘示图2中移位控制电路的一种线路图形。在图中我们可以看出移位控制电路包括由三个反向器36、38、40所构成。第一反向器36接收比较信号CMPO与基座电压信号Vpp后，送出第一反向信号42。第二反向器38接收第一反向信号42与基座电压信号Vpp后，送出第一控制信号SW1。至于第三反向器40则接收第一控制信号SW1与基座电压信号Vpp，并送出第二控制信号SW2。
此外，在图4B绘示图2中移位控制电路的另一种线路图形。由图中我们可以看出控制电路由两个PMOS晶体管44、46，两个NMOS晶体管48、50以及一个反向器52所构成。其中，PMOS晶体管44的源极连接基座电压信号Vpp，漏极送出第一控制信号SW1，栅极送出第二控制信号SW2。PMOS晶体管46的源极连接基座电压信号Vpp，其漏极连接PMOS晶体管44的栅极，其栅极连接PMOS晶体管44的漏极。至于NMOS晶体管48的漏极连接到PMOS晶体管44的漏极，其栅极接收比较信号CMPO，其源极连接接地电压Vss。而反向器52则接收比较信号，送出一反向信号53。NMOS晶体管50的漏极连接到PMOS晶体管46的漏极，其栅极接收反向信号54，其源极连接接地电压Vss。
在图4A为控制电路图形的第一反向器36，也可使用史密特触发器(Smith trigger)连接于CMPO，以防止电压源的噪音干扰CMPO，而导致错误信号的产生。另外为能有效控制开关电路，控制电路的工作电压必须为系统的最高电压(即Vpp)，由于控制电路仅于暂态时耗些许电流，稳态时并不消耗电流，所以Vpp并不需要有提供大电流的能力。
接着，在图5绘示图2中开关电路线路图形。在图中我们可以看出开关电路包括由两个PMOS晶体管54、56所构成。PMOS晶体管54的栅极接收第一控制信号SW1，其源极与其基极共同连接到基座电压信号Vpp，其漏极连接到第一电压源V1，而PMOS晶体管56的栅极接收第二控制信号SW2，其源极与其基极共同连接到基座电压信号Vpp，其漏极连接到第二电压源V2。
在图5中PMOS晶体管54、56分别控制V1，V2至Vpp的路径，当V2＞V1时，SW2＝0V，SW1＝Vpp，所以Vpp＝V2，反之V2＜V1，则Vpp＝V1，需注意的是SW1，SW2为高电位时，必须被提升至Vpp，否则将无法有效地将开关关闭。
而Vpp产生后，即可作为PMOS的基座偏压的电位，如此即可确保PMOS的基座不会有顺向偏压电流的产生，故可避免锁定现象的发生，再者，若V1、V2产生变动，本发明的电路也可即时检测并即时反应而改变Vpp的值，固可确保电路操作的安全性。
为更清楚本发明实施例的基座自动偏压电路，在此以图6绘示图2的实际线路图形。在此由图3A与图3B的比较器中，取图3A作为实施例，而图4A与图4B的控制电路中，取图4A作为实施例。得到图6的图形的号码使用原先号码，其作用于上面已作详述，所以在此不再重复说明。
接着，在图7绘示本发明实施例的基座自动偏压电路的模拟结果。由图7可知当V2＞V1时，CMPO变成高电位，使得SW2为低电位，SW1为高电位，Vpp则由V1电压变成V2的电压。
本发明的基座自动偏压电路，利用一比较器，将其比较结果经过一控制电路后，以控制开关的切换，而得到电路的最高电压，并利用此电压将基座偏压至正确电压电平。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应当以权利要求范围所界定的为准。