参考电压发生电路和采用该电路的电压放大器 【技术领域】
本发明涉及一种在PDS(Passive Double Star)光加入者系统等光通信系统中，象从接收光纤的光信号的光电二极管所输出的电流被变换成电压信号那样，将具有各种信号振幅的输入信号放大到一定振幅的电压放大器。背景技术
近来，面向将来的FTTH(Fiber To The Home)化，开始广泛进行光加入者系统的研究。但是，具有巨大传送容量地光纤向一般家庭的导入，和现有技术的金属线相比在经济面上存在问题。其中，通过对来自基站侧的一条光纤进行分支而可以让多个加入者进行双向通信服务的PDS光加入者系统，有望解决这样的经济问题。
在这样的光通信系统中，由于从各个家庭到基站的距离各不相同，因此光纤的长度也各不相同。因而光的衰减量也各不相同，由光接收器的光连接部进行光电转换后的信号，成为具有从微小振幅信号到大振幅信号的不同振幅的电压信号。为了从该电压信号抽出时钟以及数据，需要将该电压信号放大到可以进行数字处理水平的具有一定振幅的电压信号。
但是，采用通常的放大器进行放大时，如果为适合输入信号的振幅小的情况设置较高的增益时，有可能由于偏置电压造成输出饱和，或者当输入振幅较大的信号时，造成输出信号饱和，波形产生很大的畸形，而不可能抽出时钟以及数据。
为此，有人提出了特開平6-310967号公报所示的放大电路的提案。在该放大电路中，采用分别抽出输入信号的峰值和谷值并保持，将这些电压的中间值和输入信号输入给限幅放大器的构成。(发明要解决的问题)
但是，在上述公报提案的放大电路中，由于需要峰值检测保持电路和谷值检测保持电路的2个峰值检测电路，增大了耗电。进一步，需要将这些电路的输出电压进行分压的电路，为了提高该分压电路的响应速度，需要减小分压阻抗的值，进一步助长了耗电的增大。
又，由于产生峰值和谷值的中间电压到稳定为止的时间是峰值检测保持电路和谷值检测保持电路的各输出到稳定的时间、和电压分压电路的输出到稳定为止的时间之和，存在大的时间延迟的问题。
本发明正是针对上述课题的发明，其目的在于提供一种耗电低并且高速响应的参考电压电路、和采用该电路将具有各种信号振幅的输入信号放大到一定振幅的电压放大器。发明内容
(解决课题的手段)
为了达到上述目的，在本发明中，在检测输入信号的最大峰值以及最小峰值的时刻同时自动产生这些峰值之间的参考电压。
即，本发明1所述发明的参考电压发生电路，其特征是具有在信号输入后、将在第1期间的上述输入信号的最大峰值或者最小峰值作为第1峰值检测并保持，在与上述第1期间不同的第2期间的上述输入信号的最小峰值或者最大峰值作为第2峰值检测并保持，以上述第1峰值和上述第2峰值之间的电压作为参考电压输出的构成。
本发明2所述发明，是在本发明1所述的参考电压发生电路中，其特征是包括第1电容和由第2以及第3电容串联连接构成的电容列，所述第1峰值被保持在所述第1电容上、所述第1峰值和第2峰值之间的差电压被保持在所述电容列上，在所述第1电容的保持电压上加上所述第2电容的保持电压，以该和电压作为参考电压输出。
本发明3所述发明，是在本发明2所述的参考电压发生电路中，其特征是所述第2电容的电容值和所述第3电容的电容值相等。
本发明4所述发明，是在本发明2所述的参考电压发生电路中，其特征是所述第1电容和所述电容列串联连接。
本发明5所述发明，是在本发明4所述的参考电压发生电路中，其特征是上述第1电容的电容值与上述第2以及第3电容的电容值相比足够大。
本发明6所述发明的参考电压发生电路，其特征是包括第1电容、由第2以及第3电容串联连接构成的电容列、输出与在2个输入端子上输入的2个输入电压的差电压相应的电流的电压电流变换电路、只让电流在一个方向上流通的单向导通元件、缓冲电路、第1以及第2复位电路，上述电压电流变换电路的输出与单向导通元件的一端连接，上述单向导通元件的另一端与上述电容列的一端以及上述缓冲电路的输入端子连接，上述电容列的另一端与上述第1电容的一端连接，在上述第1电容的另一端上施加给定电压，上述缓冲电路的输出端子连接在上述电压电流变换电路的一方输入端子上，在上述电压电流变换电路的另一方端子上输入信号，上述第1复位电路使上述第1电容的电荷放电，上述第2复位电路使构成上述电容列的第2以及第3电容的电荷放电。
本发明7所述发明的参考电压发生电路，其特征是包括产生给定电压的电压发生电路、2个电容串联连接构成电容列，上述电容列的一端连接在上述电压发生电路的输出端子上，在上述电容列的另一端上检测并保持输入信号的峰值，以构成上述电容列的2个电容的连接节点的电压作为参考电压输出。
本发明8所述发明，是在本发明7所述的参考电压发生电路中，其特征是构成所述电容列的2个电容的电容值相等。
本发明9所述发明的参考电压发生电路，其特征是包括产生给定电压的电压发生电路、2个电容串联连接构成电容列、输出与在2个输入端子上输入的2个输入电压的差电压相应的电流的电压电流变换电路、只使电流在一个方向上流通的单向导通元件、缓冲电路、复位电路，上述电压电流变换电路的输出与单向导通元件的一端连接，上述单向导通元件的另一端与上述电容列的一端以及上述缓冲电路的输入端子连接，上述电容列的另一端与上述电压发生电路的输出端子连接，上述缓冲电路的输出端子连接在上述电压电流变换电路的一方输入端子上，在上述电压电流变换电路的另一方端子上输入信号，上述复位电路使构成上述电容列的2个电容的电荷放电。
本发明10所述发明的电压放大器，其特征是包括本发明1或者本发明7所述的参考电压发生电路、输出与在2个输入端子上输入的2个输入电压的差电压相应的输出电压的差动放大电路，输入信号被施加给上述参考电压发生电路以及上述差动放大电路的一方输入端子上，从上述参考电压发生电路输出的参考电压被施加到上述差动放大电路的另一方输入端子上。
本发明11所述发明的电压放大器，其特征是包括作为第1电压放大电路的本发明10所述的电压放大器、至少具备1个第2电压放大电路，上述第2电压放大电路包括采样保持电路和差动放大电路，上述第2电压放大电路的输入电压施加在上述采样保持电路以及上述差动放大电路的一方输入端子上，上述采样保持电路的输出电压被施加在上述差动放大电路的另一方输入端子上。
本发明12所述发明，是在本发明11所述的电压放大器中，其特征是在上述第1电压放大电路的后段上串联连接上述1个第2电压放大电路、或者串联连接的多个第2电压放大电路。
本发明13所述发明，是在本发明10所述的电压放大器中，其特征是进一步包括偏置校正电路，上述偏置校正电路串联连接在最后段上。
本发明14所述发明，是在本发明13所述的电压放大器中，其特征是上述偏置校正电路包括具有第1以及第2差动输入端子的差动放大电路、第1以及第2峰值检测电路，同时输入第1以及第2信号，上述第1输入信号的峰值由上述第1峰值检测电路检测并保持，上述第1输入信号以及该峰值作为第1差动信号被输入到上述差动放大电路的第1差动输入端子上，上述第2输入信号的峰值由上述第2峰值检测电路检测并保持，上述第2输入信号以及该峰值作为第2差动信号被输入到上述差动放大电路的第2差动输入端子上。
本发明15所述发明，是在本发明13所述的电压放大器中，其特征是上述偏置校正电路包括具有第1以及第2差动输入端子的差动放大电路、第1以及第2峰值检测电路，同时输入第1以及第2信号，上述第1以及第2输入信号作为第1差动信号被输入在上述差动放大电路的第1差动输入端子上，上述第1以及第2输入信号的峰值分别由上述第1以及第2峰值检测电路检测并保持，上述第1以及第2峰值检测电路的输出信号作为第2差动信号被输入到上述差动放大电路的第2差动输入端子上。
本发明16所述发明，是在本发明14或15所述的电压放大器中，其特征是在上述偏置校正电路的第1以及第2峰值检测电路上连接使上述第1以及第2输入信号的峰值的检测与保持延迟的响应延迟电路。
本发明17所述发明，是在本发明10所述的电压放大器中，其特征是进一步包括比较器，所述比较器将输入到该比较器上的差动电压放大到恒定振幅电压，同时接收控制信号可以锁定该输出电压值。
本发明18所述发明，是在本发明10所述的电压放大器中，其特征是差动放大电路的输出被限幅。
本发明19所述发明，是在本发明11或12所述的电压放大器中，其特征是包括延迟电路，上述延迟电路在向上述第1电压放大电路的参考电压发生电路输出的复位信号、和上述第2电压放大电路的采样保持电路的控制信号之间提供时间延迟。
本发明20所述发明，是在本发明14或15所述的电压放大器中，其特征是包括延迟电路，上述延迟电路在向上述第2电压放大电路的第1以及第2采样保持电路的控制信号、和上述偏置校正电路的第1以及第2峰值检测电路的复位信号之间提供时间延迟。
本发明21所述发明，是在本发明17所述的电压放大器中，其特征是包括延迟电路，上述延迟电路在上述偏置校正电路的第1以及第2峰值检测电路的复位信号、和上述比较器的控制信号之间提供时间延迟。
根据以上构成，在本发明1～6所述的发明中，由于参考电压发生电路的输出可以在设置的时刻自动产生参考电压，与现有技术那样峰值检测出的电压在更下一段的电压分压器进行分压后产生参考电压的构成相比，可以高速产生参考电压。并且只需要1个峰值检测电路的规模就可完成，可以降低耗电。
特别是，在本发明2所述的发明中，通过采用第1、第2、第3的3个电容，并且切换在这些电容的那一个上保存电压，产生第1和第2峰值电压、参考电压，采用简单的构成就可以产生参考电压。
在本发明3所述的发明中，由于第2电容和第3电容的电容值相互相等，可以将第1峰值和第2峰值的中间电压作为参考电压产生。
在本发明4所述的发明中，由于使第1电容和电容列串联连接，容易并且低耗电下产生参考电压。
在本发明5所述的发明中，由于第1电容的电容值与第2以及第3电容的电容值相比足够大，可以缩小偏置误差的效果。
又，在本发明7～9所述的发明中，当输入信号在第1期间为恒定值时，由于该恒定电压由电压发生电路产生，不需要本发明1那样的第1电容和使该电容的电荷放电用的复位信号，具有更简单的构成，可以高速并且低耗电下产生参考电压。
特别是，在本发明8所述的发明中，由于使第2电容和第3电容的容量值相等，可以用电压发生电路的输出电压和峰值保持的电压之间正好中间的电压作为参考电压生成。
在本发明10所述的发明中，由于在差动放大电路的2个输入端子上施加输入信号和该输入信号振幅的中心电压的参考电压，可以在低变形的情况下放大输入信号。
在本发明11所述的发明中，由于在第2电压放大电路，将信号输入前的电压作为参考电压保持在采样保持电路上，可以在低变形的情况下放大其后的输入信号。
在本发明12所述的发明中，由于在第1电压放大电路的后段上进一步串联连接1个第2电压放大电路、或者串联连接的多个第2电压放大电路，可以在低耗电并且高增益的情况下放大输入信号。
在本发明13所述的发明中，由于在电压放大器的最终段上串联连接偏置校正电路，可以有效去掉偏置电压，缩小由于偏置电压引起的占空比劣化。
在本发明14或15所述的发明中，采用简单的构成就可以校正偏置电压。
在本发明16所述的发明中，由于在偏置校正电路的峰值检测电路上附加了响应延迟电路，即使在先头比特上出现异常峰值的情况，不检测先头比特的异常峰值，可以检测出正常的峰值。
在本发明17所述的发明中，输入差动电压由比较器放大到恒定振幅的电压，可以获得具有逻辑电平的振幅的数字输出信号，同时可以防止噪声等引起输出信号的摆动、变动。
在本发明18所述的发明中，由于对差动放大电路的输出被限幅，可以防止大振幅输入信号的饱和，获得占空比劣化少的输出。
在本发明19～21所述的发明中，复位动作，首先在前段的第1电压放大电路的参考电压发生电路上，然后在第2电压放大电路的采样保持电路上，然后在偏置校正电路的峰值检测电路上，然后进一步在比较器上依次进行，可以实现稳定的动作，获得高精度的输出。附图说明
图1表示本发明第1实施方式的参考电压发生电路的图。
图2表示本发明第2实施方式的参考电压发生电路的图。
图3表示本发明第3实施方式的参考电压发生电路的图。
图4表示本发明第4实施方式的电压放大器的图。
图5表示本发明第5实施方式的电压放大器的图。
图6表示该电压放大器的变形例的图。
图7表示本发明第6实施方式的电压放大器的图。
图8表示本发明第7实施方式的电压放大器的图。
图9表示本发明第8实施方式的电压放大器的图。
图10表示本发明第9实施方式的电压放大器的图。
图11表示本发明第10实施方式的电压放大器的图。
图12表示本发明第1实施方式的参考电压发生电路的动作说明图。
图13表示输入信号的先头比特的峰值异常引起的误动作的图。
图14表示根据本发明第8实施方式的电压放大器的响应延迟电路的动作的效果图。符号说明
1-第1电容、2-第2电容、3-第3电容、4-电容列、A、B、C-节点、C-电压电流变换电路、m5-栅阴晶体管(单向导通元件)、m6-源极跟随晶体管(缓冲电路)、m8-PMOS晶体管(第1复位电路)、m9、m10-PMOS晶体管(第2复位电路)、5-电压发生电路、6-差动放大电路、7-参考电压发生电路、8-第1电压放大电路、9-电压放大器、10-采样保持电路、11-第2电压放大电路、12-具有2个差动输入端子的差动放大电路、13a-第1峰值检测电路、13b-第2峰值检测电路、14-偏置校正电路、15-响应延迟电路、16-比较器、17a、17b、17c-延迟电路。具体实施方式
以下参照附图说明有关本发明的实施方式。
(第1实施方式)
图1表示第1实施方式的有关本发明1、2、3、4以及5所述发明的参考电压发生电路。
在该图中，第1电容1的一端接地(在此为给定电压VDD，作为最小值保持电路作用)。另一端与由第2以及第3电容2、3串联连接构成电容列4串联连接。开关SW1～SW3分别与各电容1～3的两端并联，起清除电荷的作用。又，VIC是电压电流变换电路，在其输入侧将输入电压信号Vin输入，在其输出侧与上述第1电容1和电容列4串联连接的电路连接，其作用是直到使输入电压Vin与输出电压相等为止，对电容1～3进行充电(或者放电)。
以下，根据图12说明图1的参考电压发生电路的详细动作。又，在以下的说明中，如图1所示，以第1以及第2电容1、2的连接点作为节点A，以第2以及第3电容1、2的连接点作为节点B，以第3电容3和电压电流变换电路VIC的连接点作为节点C，进行说明。
(1)复位期间T1：在该期间，所有的开关SW1～SW3处于ON状态，将所有电容1～3的电荷放电。这样，节点A、节点B以及节点C的电位均为VDD。
(2)第1期间T2：在该期间，开关SW1处于OFF状态，第1电容1作为保持电容作用。这样，输入信号Vin的高电位侧的电压(第1峰值)Vmax保持在第1电容1、即节点A上。由于开关SW2、SW3仍然处于ON状态，节点A、B以及C的电位均为高电位侧的电压Vmax。
(3)第2期间T3：在紧接上述第1期间T2的该期间，开关SW2、SW3均断开，第1、第2、第3电容1、2、3串联连接作为保持电容作用。在该期间当输入信号Vin转到低电位侧时，将其峰值(第2峰值)Vmin保持在节点C上，电容列4上保持2个峰值Vmax、Vmin的电压差(Vmax-Vmin)。
这时，考察在节点B上产生的参考电压Vref的电位。首先，在第1期间T2上，检测无输入信号时的输出电压Vmax，该电压Vmax保持在第1电容1上。这时，第2以及第3电容2、3被放电。因此，假定第1、第2、第3电容1、2、3的电容值为C1、C2、C3，所保持的电压为V1、V2、V3，所积蓄的电荷量为Q1、Q2、Q3，则下式成立。
Q1＝C1·V1＝C1·Vmax
Q2＝C2·V2＝0
Q3＝C3·V3＝0
然后，在第2期间T3，在第1～第3电容1～3串联连接的状态下，将最大输入信号时的输出电压Vmin采样保持。这时，如果移动电荷用q表示，则下式成立。
(Q1+q)/C1+q/C2+q/C3＝Vmin
∴q＝(Vmin-Q1/C1)·C4
式中1/C4＝(1/C1+1/C2+1/C3)
因此，参考电压Vref为
Vref＝Vmin-(C4/C3)(Vmin-Vmax)
在此，如果让C2＝C3，C1＝K·C2(K为自然数)，则
Vref＝Vmin-(1/(2+1/K)(Vmin-Vmax)
＝(Vmin+Vmax)/2+(1/4K)(Vmin-Vmax)
＝(Vmin+Vmax)/2+ΔV
式中ΔV＝(1/4K)(Vmin-Vmax)
在上式中，通过让K＞＞1，参考电压Vref则为在高电位侧的保持电压Vmax上加上第2电容2的保持电压((Vmax-Vmin)/2)的电压，即2个峰值Vmin、Vmax的中间电压(Vmin+Vmax)/2。
如上所述，在本实施方式中，由于参考电压发生电路的输出在设置的时刻自动产生参考电压Vref，和现有技术那样的在下一段的电压分压器对所检测的峰值电压进行分压后产生参考电压的构成相比较，可以高速产生参考电压Vref。并且，由于只需要1个峰值检测电路，具有降低耗电的效果。
(第2实施方式)
图2表示第2实施方式的有关本发明6所述发明的参考电压发生电路。
图2的参考电压发生电路，包括在图1所示的第1电容1、第2以及第3电容2、3串联连接构成的电容列4、电压电流变换电路C。进一步包括只能单方向通过电流的作为单方向导通元件的栅阴晶体管m5、作为缓冲电路的NMOS源极跟随晶体管m6、与第1电容1并联连接的作为第1复位电路的PMOS晶体管m8、分别与上述第2以及第3电容2、3并联连接的作为第2复位电路的PMOS晶体管m9、m10。
上述电压电流变换电路C，由偏置电流源Io施加偏置，并且由源极连接的PMOS晶体管m1、m2、NMOS晶体管m3、m4所构成的差动电路所构成，上述2个PMOS晶体管m1、m2的栅极端子为2个输入端子。上述电压电流变换电路C的输出端子out与栅阴晶体管m5的一端连接，上述栅阴晶体管m5的另一端连接在上述电容列4和上述NMOS源极跟随晶体管m6的输入端的栅极上。上述电容列4的另一端和第1电容1连接成节点A，在上述第1电容1的另一端上施加给定电压VDD。
进一步，上述NMOS源极跟随晶体管m6的输出端子的源极，连接在上述电压电流变换电路C的一方的输入端子(即，PMOS晶体管m2的栅极)上，在上述电压电流变换电路C的另一方输入端子的PMOS晶体管m1的栅极上施加输入信号Vin。作为上述第1复位电路的PMOS晶体管m8使上述第1电容1的电荷放电，作为上述第2复位电路的PMOS晶体管m9、m10使第2、第3电容2、3的电荷放电。上述电容列4的第2电容和第3电容之间的连接点的节点B的电压，通过NMOS源极跟随晶体管m7，作为参考电压Vref取出。
本实施方式的参考电压产生电路如下动作。首先，在最初的复位期间，复位信号SW1、SW2、SW3均为LOW，各电容1、2、3的电荷均放电，节点A、B、C均被设定成电压VDD。然后，在第1期间，复位信号SW1为HIGH，直到使电压电流变换电路C的2个PMOS晶体管m1、m2的栅极电压相等为止，对第1电容1充电，检测出输入信号Vin在第1期间的最大值Vmax并保持。然后，在第2期间，复位信号SW2、SW3也为HIGH，检测出输入信号Vin在第2期间的最小值Vmin并保持在节点C上。在该时刻，节点B的电压稳定，取出与该节点B的电压对应的参考电压Vref(＝(Vmax+Vmin)/2)。
这样，在本实施方式中，输入信号Vin的信号振幅的中间电压作为参考电压Vref极其容易产生。又，在该电路构成中，由于不需要现有技术那样的阻抗分压构成的电压分压器，可以高速并且在低耗电情况下产生参考电压Vref。
又，在本实施方式中，虽然是以最小值保持电路为基础构成，但本发明并不限定于该构成，也包含采用以最大值保持电路为基础的电路。这时，交换所有晶体管的极性，让电源电压VDD和接地VSS相反即可。
(第3实施方式)
图3表示第3实施方式的有关本发明7、8以及9所述发明的参考电压发生电路。在本实施方式中，设置了电压发生电路5，用该电压发生电路5替代上述第1实施方式的第1电容1以及开关SW1。
即，在该图的参考电压发生电路中，包括2个电容2、3串联连接构成的电容列4、与上述电容2、3并联连接的2个开关SW2、SW3、电压电流变换电路VIC，以及产生给定电压的电压发生电路5。该电压发生电路5的输出端子与上述电容列4的一方电容2的一端连接。上述电容列4的2个电容2、3的连接节点B的电压作为参考电压Vref输出。在本实施方式中，也和第1实施方式同样，构成电容列4的2个电容2、3的电容值相互设定成相等。
本实施方式的参考电压发生电路，在输入信号Vin在第1期间为一定值时是有效的，该给定电压由电压发生电路5产生，始终向第2电容2的一端提供。这样，由于不需要第1电容和该电容1的复位信号，采用更简单的构成可以获得相同的效果。又，由于将构成电容列4的2个电容2、3的电容值设定成相互相等，电压发生电路5的输出电压和峰值检测保持的电压正好中间的电压作为参考电压Vref产生。
本实施方式的参考电压发生电路，也和图1所示的构成同样，可以适用于图2。即，在图2中，去掉第1电容1、复位用晶体管m8以及复位信号SW1，而将电压发生电路5的输出电压施加在节点A上即可。
(第4实施方式)
图4表示第4实施方式的有关本发明10所述发明的电压放大器。
该图的电压放大器由第1电压放大电路8构成。该第1电压放大电路8由具有与上述图1所示电路构成相同的电路构成的参考电压发生电路7、差动放大电路6构成。输入信号In输入到差动放大电路6的一输入端子和参考电压发生电路7的输入端子(即电压电流变换电路VIC)。从上述参考电压发生电路7输出的参考电压Vref被施加在差动放大电路6的另一输入端子上。
采用上述构成，由于在差动放大电路6的2个输入端子上施加输入信号In和该输入信号In的振幅的中心电压(参考电压Vref)，可以在低变形的情况下对输入信号In进行放大。又，和现有技术的构成相比，由于可以减掉1个峰值检测电路和电压分压电路，可以低耗电并且高速动作。
又，在本实施方式中，参考电压发生电路7虽然采用了图1所示的电路构成，当然也可以采用图3所示的电路构成。
(第5实施方式)
图5表示第5实施方式的有关本发明11以及12所述发明的电压放大器。
该图的电压放大器9包括上述图4所示的第1电压放大电路8、串联连接的2个第2电压放大电路11、11。上述各第2电压放大电路11、11由采样保持电路10和差动放大电路6构成。输入给各第2电压放大电路11的输入信号被施加到差动放大电路6的一输入端子和采样保持电路10上，上述采样保持电路10的输出施加到上述差动放大电路6的另一输入端子上。
在此，考察第1电压放大电路8的输出电压。在图4中作为输入信号In输入所示波形的输入信号时，参考电压发生电路7的输出电压Vref，由于精确输出输入信号In振幅的1/2电压，第1电压放大电路8的输出信号变成图4的输出信号Out所示的波形。即，信号输入前的电压成为信号输入时的振幅中心。利用这种性质，在第2电压放大电路11中，在信号被输入前，该电压由采样保持电路10采样保持，该电压作为差动放大电路6的参考电压Vref使用。
又，在图5中，差动放大电路6虽然只示出了具有1个差动输入端子的单个构成形式，也可以如图6所示，采用具有2个差动输入的差动放大电路12的差动形式构成，这样可以提高抗噪声能力和电压增益。
又，在本实施方式中，虽然采用2个第2电压放大电路11串联连接，也可以采用3个以上的第2电压放大电路11串联连接，或者只采用1个第2电压放大电路11。
(第6实施方式)
图7表示第6实施方式的有关本发明13以及14所述发明的电压放大器。本实施方式的特点是在最后段设置偏置校正电路。
即，通过构成该图的电压放大器9的第1电压放大电路8和第2电压放大电路11将输入信号放大到某种程度后，由于器件之间的不匹配所引起的偏置电压在差动输入信号中存在，如果直接使用该信号，将其放大到逻辑电平，则会出现图13所示的占空比劣化的情况。为此，在本实施方式中，如图7所示，在第2电压放大电路11的后段的最后段上串联设置了偏置校正电路14。
上述偏置校正电路14由具有第1以及第2差动输入端子的差动放大电路12、第1以及第2峰值检测电路13a、13b构成。如图7所示，第2电压放大电路11的差动放大电路12的差动信号被输入给偏置校正电路14，构成该差动输入信号的一方信号(第1信号)和将该第1信号输入到上述第1峰值检测电路13a后检测保持的第1信号峰值，作为第1差动信号被输入到差动放大电路12的一方(第1)差动输入端子的反相输入端子和正相输入端子上。同样，第2电压放大电路11的差动放大电路12输出的另一方信号(第2信号)和将该第2信号输入到上述第2峰值检测电路13b后检测保持的第2信号峰值，作为第2差动信号被输入到差动放大电路12的另一方(第2)差动输入端子的反相输入端子和正相输入端子上。
因此，在本实施方式中，根据以上的构成，可以有效去除偏置电压，防止占空比的劣化。
又，在本实施方式中，在第1电压放大电路8的后段上虽然是串联1个第2电压放大电路11后配置偏置校正电路14，当然也可以采用2个以上的第2电压放大电路11，或者不包括该第2电压放大电路，只具有第1电压放大电路8的构成。
(第7实施方式)
图8表示第7实施方式的有关本发明15所述发明的电压放大器。
在本实施方式中，和上述图7所示的第6实施方式同样，在最后段上配置偏置校正电路14，该偏置校正电路14所具有的2个峰值检测电路13a、13b的配置位置在和图7不同的位置上。
即，在图8中，第2电压放大电路11的差动放大电路12的差动信号，直接作为第1差动信号输入到偏置校正电路14的差动放大电路12的一方差动输入端子(第1差动输入端子)上，同时输入给第1以及第2峰值检测电路13a、13b并检测保持各峰值，将各峰值作为第2差动信号输入给上述差动放大电路12的另一方差动输入端子(第2差动输入端子)上。
因此，在本实施方式中，根据上述构成，和上述第6实施方式同样，容易将偏置除掉。
上述第1电压放大电路8的差动放大电路6、第2电压放大电路11的差动放大电路12以及偏置校正电路14的差动放大电路12的输出振幅被限幅。因此，对于大振幅输入信号可以防止饱和，获得占空比劣化少的输出。又，这样的限幅也可以适用于图4～图7的差动放大电路6、12中。
(第8实施方式)
图9表示第8实施方式的有关本发明16所述发明的电压放大器。
为了使在上述第6以及第7实施方式中的偏置校正电路14正常动作，必须正确检测以及保持2个输入信号的峰值，实际的波形如图13中的符号A所示，先头比特的峰值比正常时的峰值要大。这是因为，在前段的放大电路中，在产生参考电压Vref之前由于存在时间延迟，结果先头比特的峰值变大了。这时，由于不能正常除掉偏置，如果直接采用该信号在比较器中一气变换成逻辑电平，会出现大的占空比劣化的情况。
为此，在本实施方式中，为了消除先头比特的异常峰值的影响，设置了响应延迟电路15。该响应延迟电路15，监视从第2电压放大电路11的差动放大电路12向偏置校正电路14输出的输入差动信号，使偏置校正电路14的2个峰值检测电路13a、13b在输入信号的第2比特之后检测保持峰值，起到使这些峰值检测电路13a、13b的检测保持动作延迟的作用。
因此，在本实施方式中，通过响应延迟电路15，即使在先头比特出现异常峰值的情况下，如图14中的符号B所示，可以在第2比特之后检测出正常的峰值。
(第9实施方式)
图10表示第9实施方式的有关本发明17所述发明的电压放大器。本实施方式的特点是在最后段上配置比较器16。
在本实施方式中，偏置校正电路14的差动放大电路12的输出信号是模拟信号，其振幅也不是恒定值，配置在后段的比较器16，将上述偏置校正电路14的差动放大电路12的差动电压放大、变换成具有恒定逻辑电平振幅的数字信号，从输出端子Out、Outb输出。
进一步，上述比较器16接收控制信号，由该控制信号可以锁定输出端子Out、Outb的输出电压值。在这样的构成中，可以防止在复位期间，输出端子Out、Outb的输出信号变动。
(第10实施方式)
图11表示第10实施方式的有关本发明19～21所述发明的电压放大器。
在该图中，将复位信号输入给第1电压放大电路8的参考电压发生电路7，同时该复位信号在延迟由延迟电路17a所设定的时间后，作为控制信号被输入给第2电压放大电路11的采样保持电路10。进一步，由上述延迟电路17a延迟的复位信号，延迟由另一延迟电路17b设定的时间后，被输入给偏置校正电路14的第1以及第2峰值检测电路13a、13b，然后进一步延迟由配置在上述延迟电路17b的后段的延迟电路17c所设定的时间后，作为控制信号输入给比较器16。
因此，在本实施方式中，由于可以在前段的复位动作完全结束后，才对后段复位，可以实现稳定的动作。
又，在本实施方式中，虽然示出了图10所示的电压放大器，当然对于图5～图9所示的电压放大器也同样适用。
(发明的效果)
如上所述，依据本发明1～6所述的发明，由于参考电压发生电路的输出可以在设置的时刻自动产生参考电压，可以高速产生参考电压，同时只需要1个峰值检测电路的规模就可完成，可以降低耗电。
特别是，依据本发明2所述的发明，通过采用3个电容，并且切换在这些电容的那一个上保存电压，产生第1和第2峰值电压、参考电压，采用简单的构成就可以产生参考电压。
依据本发明3所述的发明，可以将第1峰值和第2峰值的中间电压作为参考电压产生。
依据本发明4所述的发明，由于使第1电容和电容列串联连接，容易并且低耗电下产生参考电压。
依据本发明5所述的发明，具有抑制缩小偏置误差的效果。
依据本发明7～9所述的发明，可以采用比本发明1所述的发明更简单的构成，高速并且低耗电下产生参考电压。
特别是，依据本发明8所述的发明，可以用电压发生电路的输出电压和峰值保持的电压之间正好中间的电压作为参考电压生成。
依据本发明10所述的发明，由于在差动放大电路的2个输入端子上施加输入信号和该输入信号振幅的中心电压的参考电压，可以在低变形的情况下放大输入信号。
依据本发明11所述的发明，由于将信号输入前的电压作为参考电压保持在第2电压放大电路的采样保持电路上，可以在低变形的情况下放大其后的输入信号。
依据本发明12所述的发明，由于在第1电压放大电路的后段上进一步串联连接1个或者多个第2电压放大电路，可以在低耗电并且高增益的情况下放大输入信号。
依据本发明13所述的发明，由于在电压放大器的最终段上串联连接偏置校正电路，可以有效去掉偏置电压，抑制缩小由于偏置电压引起的占空比劣化。
依据本发明14以及15所述的发明，采用简单的构成就可以校正偏置电压。
依据本发明16所述的发明，由于在偏置校正电路的峰值检测电路上附加了响应延迟电路，不检测先头比特的异常峰值，可以检测出正常的峰值。
依据本发明17所述的发明，利用比较器可以获得具有逻辑电平的振幅的数字输出信号，可以防止噪声等引起输出信号的摆动、变动。
依据本发明18所述的发明，由于对差动放大电路的输出限幅，可以防止大振幅输入信号的饱和，获得占空比劣化少的输出。
依据本发明19～21所述的发明，由于从位于前段的电路依次进行复位动作，可以实现稳定的动作，获得高精度的输出。