制造半导体器件的方法 相关申请的交叉参考
本申请以2000年3月29日提交的先有日本专利申请No.2002-95432为基础，并要求该专利申请的优选权益，在此引入该专利申请的整个内容作为参考。技术领域
本发明涉及一种制造半导体器件的方法，尤其是利用双镶嵌法制造半导体器件的方法，在上述双镶嵌法中，插塞和布线一次形成。背景技术
随着半导体器件小型化发展，层间介电膜的厚度近年来已变得更大。为了解决这个问题，现已应用双镶嵌法一次形成插塞和布线来与基底布线连接。
下面将参照图6(a)-6(f)说明用镶嵌法形成半导体器件的常规方法。如图6(a)中所示，在一半导体基板(未示出)上方形成一个层间介电膜5，在半导体基板上通过绝缘层2形成一个基础布线层4。然后，在层间介电膜5上形成一个抗蚀剂图形40，穿过该抗蚀剂图形制成一个开口41(图6(a))。
随后，如图6(b)中所示，用抗蚀剂图形40作掩模，通过各向异性腐蚀使层间介电膜5形成图形，以便形成一个连接到层间介电膜5中基础布线层4的槽5a。此后，除去抗蚀剂图形40。
然后，如图6(c)中所示，形成一个用于形成布线的抗蚀剂图形44。随后，用该抗蚀剂图形44作为掩模，通过各向异性腐蚀，穿过层间介电膜5形成一个槽5b，该槽5b大于槽5a。此后，除去抗蚀剂图形44。
接下来，如图6(d)中所示，在整个表面上形成一个阻挡层金属层46。此后，在整个表面上淀积一个金属层48以便填满槽5a和5b，如图6(e)中所示。随后，用化学机械抛光(CMP)等方法除去过量的金属，如图6(f)中所示，因而形成一个与插塞结合的布线48a。
在图6(a)-6(f)所示的常规制造方法中，形成布线槽5b的腐蚀过程在到达绝缘层5的底部之前结束。因而，布线槽5b的深度只取决于通过腐蚀速率计算出的腐蚀时间。因此，布线槽5b的深度没有得到精确控制。
下面将参照图7(a)-7(f)说明另一种常规制造方法，在该方法中布线槽5b的深度得到了精确控制。
首先，如图7(a)中所示，在半导体基板(未示出)上方依次形成一个由SiN构成的层间介电膜61、一个SiO2构成的层间介电膜62、和一个由SiN构成的层间介电膜63，在上述半导体基板上通过绝缘层2形成一个基础布线层4。然后，在层间介电膜63上形成一个抗蚀剂图形70，穿过该抗蚀剂图形70制成一个开口。
接下来，用抗蚀剂图形70作为掩模，通过各向异性腐蚀使层间介电膜63形成图形，因而形成一个穿过层间介电膜63的开口。然后，除去抗蚀剂图形70。随后，形成一个SiO2层间介电膜72以便填满层间介电膜63的开口(图7(b))。
此后，如图7(c)中所示，形成一个抗蚀剂图形75，该抗蚀剂图形用于形成布线。随后，穿过层间介电膜72形成一个开口72a，该开口72a的宽度大于穿过层间介电膜63形成的开口地宽度。因为层间介电膜62的材料与层间介电膜72的材料相同，所以用层间介电膜63作为掩模对层间介电膜62进行腐蚀，因而形成一个穿过层间介电膜62的开口62a，该开口62具有基本上与穿过层间介电膜63形成的开口相同的宽度。随后，用干腐蚀法穿过层间介电膜61形成一个开口61a，以便曝光基础布线层4。此后，除去抗蚀剂图形75。
接下来，如图7(d)中所示，在整个表面上形成一个阻挡层金属层78。然后，如图7(e)中所示，在整个表面上淀积一个金属层80以便填满开口。随后，如图7(f)中所示，用化学机械抛光(CMP)等方法除去过量的金属，以便形成与插塞结合的布线80a。
在图7(a)-7(f)所示的制造半导体器件常规方法中，用来形成布线的开口72a深度由层间介电膜72的厚度决定。因而，这个深度可以得到精确的控制。然而，对于用来形成插塞的开口，在层间介电膜72之下形成的层间介电膜61、62、和63包括一种对层间介电膜72的材料具有足够高腐蚀选择性的材料。因而，有一个问题是材料的选择大受限制，并且制造步骤数目的增加延长了制造时间，从而增大了制造成本。发明内容
按照本发明第一方面的制造半导体器件的方法包括：形成一个第一光敏树脂固化层，该第一光敏树脂固化层包括一个在半导体基板上方的第一开口，在半导体基板上形成一个基础布线层，第一开口在基础布线层上方制成；形成一个第二光敏树脂固化层，该第二光敏树脂固化层包括一个在第一光敏树脂固化层上的第二开口，该第二开口的底部包括一个第一开口的开口顶部；及形成一个布线层以便填满第一和第二开口。
按照本发明第二方面的制造半导体器件的方法包括：在半导体基板上形成一个层间介电膜，以便覆盖基础布线层，该基础布线层形成在半导体基板上；形成一个第一光敏树脂固化层，该第一光敏树脂固化层包括一个在层间介电膜上的第一开口，该第一开口在基础布线层上制成；形成一个第二光敏树脂层，该第二光敏树脂层包括一个在第一光敏树脂固化层上的第二开口，该第二开口的底部包括第一开口的开口顶部；用第一光敏树脂固化层作为掩模，在第一开口下方的层间介电膜上进行各向异性腐蚀，及用第二光敏树脂层作为掩模，在第二开口下方的第一光敏树脂固化层上进行各向异性腐蚀，以便形成一个阶梯形开口；及除去第二光敏树脂层和形成一个布线层，以便填满阶梯形开口。附图说明
图1(a)-1(d)是示出按照本发明第一实施例的制造半导体器件过程的剖视图。
图2(a)-2(c)是详细示出第一实施例的上面光敏树脂层的形成的剖视图。
图3是一个剖视图，用于说明采用阳性聚亚酰胺来形成上面的光敏树脂层可能产生一个问题。
图4(a)-4(d)是示出按照地一实施例的改进方案的制造半导体器件过程的剖视图。
图5(a)-5(f)是示出按照本发明第二实施例的制造半导体器件过程的剖视图。
图6(a)-图6(f)是示出制造半导体器件常规方法的剖视图。
图7(a)-7(f)是示出制造半导体器件另一常规方法的剖视图。具体实施方式
下面，将参照附图具体说明本发明的实施例。
(第一实施例)
下面，将参照图1(a)-1(d)说明按照本发明第一实施例所述的制造半导体器件的方法，图1(a)-1(d)是示出按照第一实施例的制造半导体过程的剖视图。
首先，如图1(a)所示，制备一个半导体基板1，在该半导体基板上通过一个层间介电膜2形成一个基础布线层4，并且涂敷阳性聚酰亚胺，以便具有预定的厚度。然后，将半导体基板在120℃下预固化4分钟。在此之后，在550mJ/cm2的曝光剂量下，用一所希望的掩模在一i线步进投影曝光机中将半导体基板曝光，用含有2.38％(重量计)的氢氧化四甲铵(TMAH)的显影剂显影，和最后在320℃下固化60分钟，因而形成一个光敏树脂层6，该光每树脂层6在基础布线层4上具有一个开口6a。因为在这个实施例中基础布线层4是在形成光敏树脂层6之前曝光，所以基础布线层4在开口6a的底部处仍然曝光。
随后，形成一个光敏树脂层8，该光敏树脂层8具有一个开口8a，该开口8a大于开口6a，并且开口8a的底部包括开口6a的开口顶部，如图1(b)中所示。光敏树脂层8用下面方式形成。首先，如图2(a)所示，将一阴性聚酰亚胺32涂敷到半导体基板上以便具有一预定的厚度，和然后将半导体基板在80℃下预固化10分钟。此后，如图2(b)所示，用一所希望的掩模34在400mJ/cm2的曝光剂量下于i线步进投影曝光机中将半导体基板曝光。然后，用显影剂将半导体基板显影，因而除去未曝光部分32a，及最后在350℃下固化90分钟，以便形成光敏树脂层8。
在用阳性聚酰亚胺形成光敏树脂层8的情况下，可能产生一个问题，该问题下面将参照图3进行说明。在这种情况下，在具有开口6a的光敏树脂层6形成之后，将阳性聚酰亚胺36涂敷到半导体基板上以便具有一预定厚度。然后，在一预定温度下对半导体基板进行最初的热处理。此后，用一所希望的掩模38将半导体基板曝光。结果，在光敏树脂层6的开口6a侧面部分处有时有若干未曝光区，如图3中所示，最终一些未曝光的阳性聚酰亚胺36a可能保留在光敏树脂层6的开口6a侧面部分处。由于这个原因，优选的是用阴性光敏树脂来形成光敏树脂层8。如果用阴性光敏树脂代替阳性聚亚胺来形成光敏树脂层6，就没有问题。在图3中，标号36b代表曝光的部分。
接下来，如图1(c)所示，在依次形成的光敏树脂层6和8的整个表面上，形成一个用作阻挡层金属层的TaN层10。此后，淀积一个例如Cu的布线材料层12，直至填满接触孔和开口形成布线为止。
随后，如图1(d)所示，用化学机械抛光(CMP)除去TaN层10和布线材料层12的过量部分，亦即除了形成布线的接触孔和开口内部之外的部分，因而形成一种与插塞结合的布线12a。如果应形成一个上层布线，则重复上述过程。
如上所述，按照这个实施例，可以通过光敏树脂层6和8的厚度精确控制布线层12a的厚度和插塞的深度。此外，在材料的选择上没有限制。例如，不要求光敏树脂层6和8之间的腐蚀选择性非常高。
而且，因为在基础布线层4和布线层12a之间的层间介电膜是用两层，即光敏树脂层6和8形成，所以不需要用一种各向异性腐蚀。因而，与常规情况相比，制造步骤可以减少，并且制造时间可以缩短。因此，制造成本可以降低。
(第一实施例的改进)
在上述第一实施例中，基础布线层4在形成光敏树脂层6之前曝光。下面将说明第一实施例的改进，其中基础布线层4不曝光，而是用例如SiN形成的绝缘层覆盖，参见图4(a)-4(d)。
制造这个改进例的过程在图1(b)所示步骤之前都与第一实施例的过程相同。
也就是说，在SiN绝缘层3上形成一个具有一开口6a的光敏树脂层6和一个具有一开口8a的光敏树脂层8。因而，由SiN形成的绝缘层3在开口6a的底部处曝光(图4(a))。此后，用光敏树脂层6和8作掩模腐蚀和除去SiN绝缘层3的曝光部分(图4(b))。这种腐蚀过程可以通过各向异性腐蚀进行。随后，通过如图1(c)和1(d)所示相同的过程形成一个阻挡层金属层10，以便形成一个布线层12a(图4(c)和4(d)))。腐蚀和除去SiN绝缘层3可以直接在形成具有一开口6a的光敏树脂层6之后进行。
在这个改进例中，还可以按照光敏树脂层6和8的厚度精确控制布线层12a的厚度和插塞的深度，另外，在选择光敏树脂层6和8的材料时自由度增高。
而且，在这个改进例中，各向异性腐蚀只是在腐蚀和除去SiN绝缘层时进行。因而，与常规情况相比，制造步骤数可以减少并且制造时间可以缩短，因此，制造成本可以降低。
(第二实施例)
接下来，将参照图5(a)-5(f)说明按照本发明第二实施例的制造半导体器件的方法，图5(a)-5(f)是示出按照第二实施例所述制造半导体器件过程的剖视图。
首先，如图5(a)所示，在半导体基板1的上方形成一个层间介电膜5，半导体基板1上通过绝缘层2形成一个基础布线层4。此处所用的层间介电膜5的材料对其上形成的光敏树脂层材料具有足够高的腐蚀选择性。
接下来，如图5(b)中所示，在基础布线层4上，形成一个具有一开口6a的光敏树脂层6。此处所用的光敏树脂可以是用来形成第一实施例光敏树脂层6和8的阳性类型或阴性类型。然后，利用光刻技术形成一个光致抗蚀剂图形20，该光致抗蚀图20具有一个开口20a，该开口20a大于开口6a，并且开口20a的底部包括开口6a的开口顶部。
然后，如图5(c)中所示，用光敏树脂层6作为掩模通过各向异性腐蚀法腐蚀层间介电膜5，并用光敏树脂层6作为掩模通过各向异性腐蚀法腐蚀光敏树脂层6，以便形成开口5a和6b用于形成插塞和布线。开口6b作为开口5a的延伸部分形成。也就是说，开口5a和6b整体式形成为一个阶梯形开口。上述各向异性腐蚀步骤可以通过适当选择腐蚀速率及光敏树脂层6和层间介电膜5的厚度一次进行。
随后，如图5(d)中所示，除去光致抗蚀剂图形20。此后，如图5(e)中所示，在整个表面上淀积一个布线材料层12，以便通过用作阻挡层金属层的TaN层10填充开口6b和5a。然后，利用CMP法除去过量部分的TaN层10和布线材料层12，以便形成与一个插塞结合的布线层12a。
如上所述，按照这个实施例，可以按照绝缘层5和光敏树脂层6的厚度精确控制布线层12a的厚度和插塞的深度。另外，因为各向异性腐蚀法只是一次进行，所以制造步骤数可以减少并且制造时间可以缩短，因而降低了制造成本。
(第二实施例的改进)
在上述第二实施例中，基础布线层4是在形成层间介电膜5之前曝光。下面将说明第二实施例的改进，其中基础布线层4不被曝光，而是用例如SiN形成的绝缘层覆盖。
制造这种改进例的过程在图5(c)所示的步骤之前与第二实施例的步骤相同。
也就是说，在SiN绝缘层上形成一个具有开口5a的层间介电膜5和一个具有开口6b的光敏树脂层6。因而，由SiN形成的绝缘层在开口5a的底部处曝光。此后，用层间介电膜5和光敏树脂层6作掩模，腐蚀和除去SiN绝缘层的曝光部分。这种腐蚀过程可以通过各向异性腐蚀法进行。随后，通过如图5(d)，5(e)，和5(f)所示的相同过程，形成一个阻挡层金属层10，以便形成一个布线层12(a)。
在这个改进例中，也可以按照层间介电膜5和光敏树脂层6的厚度，精确控制布线层12a的厚度和插塞的深度。
而且，还在这个改进例中，与常规的情况相比，制造步骤数可以减少和制造时间可以缩短。因此，制造成本可以降低。
如上所述，按照本发明的实施例，可以降低制造成本，并可以精确控制布线层的厚度。
对该领域的技术人员来说，另一些优点和改进很容易发生。因此，本发明在它的更广情况下不限于此处所表明和介绍的特定细节和有代表性的实施例。因而，在不脱离如所附权利要求及其等效物所述的总发明思想的精神或范围情况下，可以作出各种改进。