碳纳米管逻辑“或”门器件及其制备方法 【技术领域】
本发明属于微纳电子器件电路，特别是涉及一种碳纳米管“或”门逻辑器件及其制备方法。背景技术
传统半导体技术发展到现在有几十年的时间，已经取得了辉煌的成果。各种半导体器件已经成为人们生活中不可分割的重要组成部分。特别是近二三十年里，随着半导体集成电路技术的日趋成熟，以电子计算机为代表的各种微电子产品已经进入了人们生活的方方面面，成为人们生活重要的组成部分。这些半导体集成电路主要是由“金属—氧化物—半导体场效应管”(MOSFET)组成的数字电路构成。这种集成电路发展到现在其技术工艺已经非常成熟，器件性能稳定，且集成度比较高。但是，随着对集成度和运算速度的要求的不断提高。传统半导体集成电路的种种先天不足也渐渐暴露出来。
首先，高密度的集成器件工作时将散发出大量热量。如果散热问题不得到很好的解决，将极大地影响集成电路的性能和可靠性。其次，受半导体本身特性的限制，集成电路的运算速度很难再有所提高。以N沟道增强性绝缘栅型场效应管为例，其本征延迟为111ps(本征延迟是指载流子通过沟道的输运所引起的大信号延迟，即沟道从零电荷充电到沟道稳定电荷Qc所需要的时间。)。在一个很大的系统中，各个器件之间延迟的总和会达到微秒的数量级。所以，半导体场效应管本身的不足阻碍了电路速度的提高。再者，现有地半导体加工技术是建立在光刻、离子渗透、掺杂等工艺之上的，随着集成度的提高，对加工难度也在不断提高。传统的半导体加工技术受光刻中使用的光的波长的限制，对10nm以下的器件加工就已经无能无力了。
正是因为传统的半导体器件在不久的将来已经不能满足需要，所以人们迫切地寻找一种半导体的替代品。这个替代品必须拥有半导体材料所不具有的特点，以克服半导体的种种缺陷。纳米材料的出现为新一代电子器件的发展展开了一条新的道路。以碳纳米管和各种半导体纳米线为代表的纳米材料以其特有的优点吸引着人们的注意。纳米材料优良的电学性质使其成为下一代电子器件的首选。
在各种纳米电子器件的研究中，以碳纳米管为基础的器件是各国争相研究的热点。IBM研究中心的R.Martel等人(《应用物理快报》Appl.Phy.Letters，2001，Vol 73，No.17，2447)于1998年制作出碳纳米管场效应管。这种碳纳米管场效应管在室温下有良好的电学性质，其各项性能指标完全可以和传统的半导体场效应管相媲美。场效应管是集成电路的基础单元，所以碳纳米管场效应管的出现是向纳米级逻辑电路迈出了重要的一步。在碳纳米管场效应管的基础之上，AdrianBachtold等人(《科学》SCIENCE，2001，294，1317.)又成功研制出在室温下工作的碳纳米管逻辑“或否”电路。这种逻辑电路由两个碳纳米管组成，通过碳纳米管下面的栅极控制碳纳米管的导通或截止状态，从而实现逻辑运算功能。其电路原理图如图1。同时，Yu Huang等人(《科学》SCIENCE，2001，294，1313.)也制作出以半导体纳米线为基础的逻辑“或”电路。其原理图如图2所示。图中8为N型GaN纳米线，7为P型Si纳米线，3、4、5为金属电极，4、5为输入端电极，3为输出端电极。其工作原理是：掺杂类型为P型和N型的半导体纳米线相互交叉接触，从而在接触点形成P-N结，利用P-N结的电学特性实现电路的逻辑功能。
以上介绍的两种逻辑电路在室温下均有良好的表现，性能稳定，可靠性高。但是，我们已看到这两种电路存在的不足。首先，在碳纳米管逻辑门电路中有电阻、连线和栅极等结构，电路结构比较复杂，所以采用何种形式的线路设计将这些结构有机的结合起来是第一个要解决的问题。其次，碳纳米管逻辑电路和纳米线逻辑电路均采用两个或两个以上的碳纳米管或纳米线构成，这就给电路的加工制作带来了很大的难度。众所周知：在纳米加工技术中，碳纳米管和半导体纳米线等纳米材料的定位一直是纳米技术中关键的问题。因为碳纳米管和纳米线等纳米直径很小，一般在几个纳米，所以准确定位非常困难。现阶段，实验室一般使用一些特殊的方法才能解决定位问题。如：使用扫描隧道显微镜(STM)或者原子力显微镜(AFM)对单个纳米管或者纳米线进行操控，将其拖拉到需要的位置；再者就是使用“随机取向法”将纳米管或纳米线放置到位。在以上两种电路中，均采用两个以上的碳纳米管和半导体纳米线。尤其是纳米线逻辑“或”门电路，在电路中采用三条纳米线交叉排列，并且还要保持纳米线之间良好的接触。这就为电路制作带来了极大的难度。电路制作难度的增大奖很大程度上影响电路制作的效率和电路的性能。发明内容
本发明的目的是为了解决上述已有器件存在结构复杂、制作难度大等问题，并且为了提高器件的性能和制作效率；从而提供一种在碳纳米管场效应管的基础之上，设计一种只采用一根碳纳米管制作双栅碳纳米管逻辑“或”门器件，其易于制作的、集成、可靠性高。
本发明的目的还在于提供一种利用碳纳米管制备双栅碳纳米管逻辑“或”器件的方法。
本发明的目的可通过如下措施来实现：
本发明的提供的一种碳纳米管逻辑“或”门器件，包括衬底，在衬底上设绝缘层、碳纳米管、栅极、电极及电阻；在绝缘层上的沟槽内设两栅极，在两栅极两侧的绝缘层上的沟槽内设两电极；一碳纳米管与栅极和电极接触；两电极中的一电极接地，另一电极通过电阻与一恒压相连。
所述的衬底绝缘层的厚度为35nm至100μm。
所述的绝缘层上的沟槽深度为10nm至95μm。
所述的栅极和电极的宽度为10nm至50μm。
所述的栅极与栅极及栅极与相邻电极之间的距离为5nm至100μm。
所述的电极置于碳纳米管之下，或置于碳纳米管之上。
在衬底绝缘层和碳纳米管之上设电极，电极的高度为5nm至200μm。
在栅极上还设有绝缘层，其绝缘层厚度为1nm至5nm。
本发明的一种碳纳米管逻辑“或”器件的制备方法，包括下述步骤：
(i)先在衬底上设绝缘层，在绝缘层上腐蚀出两条用于沉积金属的沟槽；
(ii)在沟槽内沉积导电层，并将导电层金属氧化形成绝缘层，从而形成两栅极；
(iii)再在两栅极两侧的绝缘层的沟槽内沉积另一贵金属导电层形成电极；
(iv)然后将一根单壁碳纳米管平直放置于衬底氧化层之上，并与电极和栅极接触；
(v)让一电极接地，另一电极上通过一电阻与一恒压相连，从而形成一双栅结构碳纳米管逻辑“或”器件；由栅极控制碳纳米管的截止或导通；从而实现器件的逻辑“或”。
本发明相比现有技术具有如下优点：
本发明的碳纳米管逻辑“或”门器件与已有的“或”门器件相比，使用较为普遍的单壁碳纳米管，从材料上降低了器件制作的难度；在结构上，只使用一根单壁碳纳米管就可以实现功能，并且首次使用了双栅结构，与现有技术相比，极大地减小了栅极面积，从工艺上进一步降低了器件的制作难度。其制作方法的关键是制作尽可能薄的并且绝缘性良好的栅极绝缘层，通过减小绝缘层的厚度进一步降低栅压，提高逻辑器件的性能和可靠性。附图说明
图1是公知的碳纳米管逻辑“或否”结构示意图
图2是公知的碳纳米管逻辑“或”结构示意图；
图3是本发明的电路原理图
图4是本发明的结构示意图；
图5是本发明A-A剖视图；
图6是本发明的另一实施例结构示意图；
图面说明：
1-碳纳米管 2、3-电极 4、5-栅极 6-电阻
9-恒压 10-绝缘层 11-衬底具体实施方式
本发明还将结合附图对实施例作进一步详述：
下面结合碳纳米管的电学性质和本发明的原理图3，说明本发明的工作原理。
本发明选用的碳纳米管为P型半导体碳纳米管。这种碳纳米管的载流子为空穴，在常温下电阻约为几百个kΩ。在栅极上加一正偏压，碳纳米管1的载流子浓度将减小。当此正偏压增大到一定程度时，载流子-空穴将被完全耗尽，此时碳纳米管处于截止状态。碳纳米管场效应管和逻辑电路正是利用了碳纳米管这一电学特性。
在数字逻辑电路的设计中，最关键的问题之一就是统一电路中的的逻辑值。即在整个逻辑电路范围内必须规定统一的电压值为逻辑“1”和逻辑“0”，电路的每一个器件的输入值和输出值只能存在两个值，这样才符合数字逻辑电路的二进制标准，并且也简化了电路结构，提高了电路的工作效率。而以往的碳纳米管场效应管栅极的控制电压和源漏电极的输入电压不统一。在栅极的绝缘层厚度为140nm时，将碳纳米管耗尽时栅极的电压一般在6V左右，而源漏极输入电压一般不小于1.5V。若源漏极间电压大于1.5V，碳纳米管1中的电子会因为获得了足够的能量而冲过栅极偏压所形成的势垒到达漏极，从而使碳纳米管再次进入导通状态。为了统一电压值，就要降低栅极的耗尽电压。方法之一就是减小栅极绝缘层的厚度，以增大栅极电压的作用效果。
我们通过下面的计算确定栅极绝缘层的厚度。
已知，碳纳米管1与栅极4、5之间的截断电压存在下列关系：
Q＝CVG，T (1)VG，T为截断电压，Q为载流子所带电荷，C为碳纳米管1和栅极4、5之间的电容。
Q与载流子浓度满足公式：
Q＝peL (2)p为载流子浓度；e为载流子所带电荷，在p型碳纳米管中载流子为空穴，所以这里e＝+1.6×10-19库仑；L为碳纳米管1与栅极4、5接触部分的长度。
又知碳纳米管1与栅极4、5之间的电容满足公式：
C≈2πεε0L/ln(2h/r) (3)h为碳纳米管1与栅极4、5之间的距离，即栅极绝缘层的厚度；r为碳纳米管1半径；ε是介电常数，在这里我们取ε＝2.5。
将公式(2)、(3)带入公式(1)中可得：
peln(2h/r)＝2πεε0VG，Th=12re(2πϵϵ0VG.Tpe)---(4)]]>
本发明选择碳纳米管半径为0.8nm，载流子浓度约为9×106cm-1同时选取Y0为+1.2V，即在本数字逻辑电路中+1.2V即为逻辑“1”。将1.2V作为栅极4、5截止电压VG，T带入公式(4)中，可得：h≈3nm。当栅极4、5绝缘层厚度为3nm时，1.2V的栅极4、5电压就可以让碳米管处于截止状态。同时，通过前面对碳纳米管的导电性质的讨论也可以知道，若此时在碳纳米管1两端加1.2V的电压将不改变碳纳米管的截止状态。这样就统一了电路中的电压值，因此我们可以在此规定：电压值+1.2V为逻辑值“1”，电压值0V为逻辑“0”。
器件的工作原理参照图3，当两输入端4、5的输入均为0V，即逻辑值“0”时，碳纳米管1处于导通状态。此时输出端3没有电势差，所以输出端3输出电压为0V，即为逻辑值“0”；当两输入端4、5中的任一个或者两个输入均为1.2V，即逻辑值“1”时，碳纳米管处于截止状态。此时，输出端3与恒压源9有相同的电势。因为恒压源9电压为+1.2V，所以输出端此时输出电压也为+1.2V，即逻辑值“1”。这样，通过栅压改变碳纳米管的导通状态就可以实现逻辑“或”运算。本发明的电路逻辑真值表如表1所示。 Xin1(5) Xin2(4) Yout(3) 1 1 1 1 0 1 0 1 1 0 0 0本发明的具体实施例如下：
实施例1：
按图3、4和5制作本实用新型的碳纳米管双栅结构的“或”门逻辑器件。
选取(001)取向的硅作为衬底11。利用有机气相沉积方法(PECVD)，在衬底11上制备300nm厚的SiO2层10。首先制作栅极4、5：在SiO2绝缘层10上均匀涂抹厚度为80nm厚的电子光刻胶(PMMA)。电子束曝光后的光刻胶经过显影、定影，去除曝光的光刻胶后，在光刻胶层上形成两条宽30nm，相距50nm的沟槽。使用干法刻蚀法刻蚀没有光刻胶覆盖的SiO2，在SiO2绝缘层上形成两条宽30nm，深30nm，相距50nm的沟槽。利用电子束蒸发的方法，在整个器件的表面沉积一层30nm厚的Al。将光刻胶剥离、清洗，再经过氧化，使Al表面形成2-3nm厚的Al2O3绝缘层。这样就完成了栅极4、5的制备。然后制备电极2、3：重复以上光刻步骤，在整个器件表面均匀涂抹一层厚度为80nm的光刻胶。光刻胶曝光后，在光刻胶层上形成两条在两个栅极4、5的外侧、距栅极50nm、方向与栅极平行、宽度为30nm的沟槽。使用干法刻蚀，在没有光刻胶的SiO2绝缘层10上刻蚀出两条宽30nm、深30nm的沟槽。再一次利用电子束蒸发的方法，在整个表面沉积一层厚度为30nm的金。然后将电子光刻胶剥离、清洗后既完成了电极2、3的制备。选取一根直径为1nm、长度为400nm，单壁碳纳米管1，其载流子浓度为9×106cm-1。用原子力显微镜将其置于整个器件之上。要求碳纳米管放置没有弯曲，方向基本与电极和栅极方向垂直，并且要与电极和栅极接触良好。器件封装后，电极3连接电阻6和恒压源9，电极2接地，完成器件的制作。器件的截面图如图5。
实施例2：
按图3、5和6制作本实用新型的另一种碳纳米管双栅结构的“或”门逻辑器件。
选取(001)取向的硅作为衬底11。利用有机气相沉积方法(PECVD)，在衬底11上制备300nm厚的SiO2层10。首先制作栅极4、5：在SiO2绝缘层10之上均匀涂抹厚度为80nm厚的电子光刻胶(PMMA)。电子束曝光后的光刻胶经过显影、定影，去除曝光的光刻胶后，在光刻胶层上形成两条宽30nm、相距50nm的沟槽。使用干法刻蚀法刻蚀没有光刻胶覆盖的SiO2，在SiO2绝缘层上形成两条宽30nm，深30nm的沟槽。利用电子束蒸发的方法，在整个器件表面沉积一层30nm厚的Al。将光刻胶剥离、清洗，再经过氧化，使Al表面形成2-3nm厚的Al2O3绝缘层。这样就完成了栅极4、5的制备。选取一根长度为400nm的单壁碳纳米管1，其载流子浓度为9×106cm-1。用原子力显微镜将其置于整个器件之上。要求两个栅极4、5基本处于碳纳米管1中间的位置，碳纳米管1放置平直，方向基本与电极和栅极4、5方向垂直，并且碳纳米管1要与栅极4、5接触良好。碳纳米管1放置到位后，用聚焦离子束(FIB)方法在栅极4、5两侧、距两个栅极50nm的位置，制备两个宽度为0.1μm、高度为50nm的金电极2、3。两电极方向与栅极平行。器件封装完毕后，电极3连接电阻6和恒压源9，电极2接地，完成器件的制作。
在此，电阻6的电阻值应大约为几个MΩ。恒压源9电压应为Y0，此偏压应为本逻辑器件规定的逻辑值“1”。