减少时钟脉冲相位差的格式时钟分布网络及其方法 【技术领域】
本发明一般涉及一种时钟分布网络，更具体地讲，本发明涉及一种能够通过格式分布网络向半导体集成电路(IC)分发时钟信号的格式时钟分布网络。
背景技术
一种时钟分布式网络是示范的电路网络，时钟信号可以通过它传输到安置在半导体芯片上的器件上，期望能维护传输到器件的时钟信号的相位关系。特别地，如果时钟信号具有几乎相同的相位是有益的。但是，因为器件可以定位在距时钟驱动器不同的距离上，和/或器件可以具有唯一负载特性，所接收的时钟信号相位可以不同相，即，时钟信号可以不以大致相同的方式到达每个器件，从而可以导致不期望的相位偏移，这个时钟信号相位差异一般称为时钟脉冲相位差。
时钟脉冲相位差可以限制时钟周期时间的减少。如果时钟脉冲相位差是大的，半导体芯片的操作速度和性能可以被减少。因此，可以期望在半导体芯片的较大的区域上减少可能的时钟脉冲相位差。
格式时钟分布网络可以提供在半导体芯片的较大的区域上具有非常稳定地时钟脉冲相位差的时钟信号。格式时钟分布网络的初始设计是相对不复杂的，如此的格式时钟分布网络可以用于高速操作的半导体芯片中，例如高速微处理器。
格式时钟分布网络可以具有一些有效地管理外部边界和半导体芯片的中心之间的不期望时钟脉冲相位差的困难，即，时钟脉冲相位差可以基于在时钟信号传输到的半导体内的位置而产生。
图1说明了传统的格式时钟分布网络，参考图1，传统的格式时钟分布网络可以包括多个安置在芯片区域110附近的时钟驱动器120和分布网络130，该多个时钟驱动器120可以接收和输出时钟信号，该分布网络130可以安置在芯片区域110的x方向和y方向上，并且从时钟驱动器120输出的时钟信号可以通过分布网络130被传输到芯片区域110的器件上。这里，传统的格式时钟分布网络的时钟驱动器120具有与它们的位置无关的几乎相同的大小，即，具有几乎相同驱动容量的时钟驱动器120可以以几乎相同的间隔被安置在芯片区域110的附近。时钟驱动器120能够通过分布网络130供给时钟信号。
在上述结构的情况中，图1的区域A1距时钟驱动器120是相对地短，因此，由时钟驱动器120产生的时钟信号能够在相对短的时间范围内到达区域A1。但是，图1的几乎是芯片区域110的中央的区域A2与附近的区域A1相比是相对地远离时钟驱动器120，相应地，从时钟驱动器120传输的时钟信号到达区域A2的时间框可以大于将从时钟驱动器120传输的时钟信号到达区域A1的所须的时间范围。因此，时钟脉冲相位差可以发生在区域A1和A2之间。
【发明内容】
本发明的一个示范实施例提供能够在半导体芯片的实质区域上减少时钟脉冲相位差的格式时钟分布网络。
本发明的一个示范实施例提供包括多个用于输出时钟信号的时钟驱动器的时钟分布网络，其中多个时钟驱动器中的至少一个具有与多个时钟驱动器中的至少另一个的驱动容量不相等的驱动容量，和用于分发从多个时钟驱动器输出的时钟信号的格式分布网络。
本发明的另一个示范实施例还提供用于向安置在半导体集成电路的芯片区域中的电路设备分发时钟信号的格式时钟分布网络，该网络可以包括多个安置在芯片区域的附近的x轴方向和y轴方向上的时钟驱动器，多个用于输出时钟信号的时钟驱动器，多个时钟驱动器中的至少一个具有大于或小于多个时钟驱动器中的另一个的驱动容量的驱动容量。此外，该网络可以具有沿芯片区域的x轴方向和y轴方向排列的分布网络，该分布网络用于接收从多个时钟驱动器输出的时钟信号和用于向电路设备传输该时钟信号。
本发明的另一个示范实施例提供一种设备，该设备包括信号分发装置，用于向电路区域分发信号，和多个功能性操作的信号驱动器件，用于向信号分发装置提供信号，信号驱动元件中的至少一个能够以不同于另一个的信号驱动器件的方式驱动信号。
本发明的另一个示范实施例还提供一种向具有多个电路器件的半导体芯片区域供给信号的方法，该方法可以包括以第一速率驱动时钟信号，以不同于第一速率的第二速率驱动时钟信号，和以几乎相同的时间接收芯片区域内的不同位置的时钟信号。
【附图说明】
通过参考附图详细地描述示范实施例，本发明将变得更加明显，其中：
图1说明传统的格式时钟分布网络；
图2根据本发明的一个示范实施例说明格式时钟分布网络；
图3A和3B说明在时钟驱动器的驱动容量和离芯片区域的边缘的距离之间的关系的例子；
图4A和4B根据本发明的一个示范实施例说明把传统的格式时钟分布网络和格式时钟分布网络的操作特点相比较的曲线图。
【具体实施方式】
其后，参考附图将详细描述本发明的示范实施例，相同的参考数字指为附图中相同的器件。
图2说明根据本发明的一个示范实施例的格式时钟分布网络。参考图2，该根据本发明的一个示范实施例的格式时钟分布网络可以包括多个时钟驱动器220和分布网络230。
多个时钟驱动器220可以被安置在芯片区域210的附近或外部。多个时钟驱动器220可以接收和输出时钟信号，该芯片区域210可以包含半导体芯片的整个区域或部分区域。因此，时钟驱动器220可以安置在半导体芯片的整个区域的附近，或分区的或分片的半导体芯片的附近。此外，时钟驱动器220可以部分地安置在芯片区域210的外部的周围。
分布网络230是一种信号网络，从时钟驱动器220输出的时钟信号可以通过它分发到安置在芯片区域210中的电路器件。分布网络230被描述为具有x轴和y轴的并且本质上一般成比例的网格，该分布网络230可以由能够运载电子脉冲的金属线组成，这些时钟线可以包括与其集成的各种逻辑元件，这些逻辑器件可以包括，但不限于，触发电路、逻辑门(NAND、AND和NOR等)等。
可以理解已说明的网格仅仅是半导体芯片布局的一个例子，具体地讲，半导体芯片布局不必是对称的，此外，半导体层可以包括多个其中每个都包括一个时钟线阵列的层。因此，本发明的示范实施例可以用于大量的使用时钟信号来运作地驱动设备的不同的生产半导体设备上。
根据本发明的一个示范实施例的时钟驱动器220可以在大小上变化和/或具有唯一的操作特性，如此一个可以根据给定时钟驱动器的大小变化的操作特性是时钟驱动容量。在本发明的示范实施例中，当接近每个边缘221a、211b、211c和211d(其后，参考数字211有时用于表示任意边缘)的中央时，每个时钟驱动器220的时钟驱动特性可以增长，芯片区域210的每个边缘211可以是，例如，如由操作需求所定义的芯片区域210的边界。
在一个示范实施例中，时钟驱动器220的每个的驱动容量都可以通过调整每个时钟驱动器220的大小而调整，如图2中所示，时钟驱动器220的大小可以向芯片区域210的每个边缘211的中央增长。例如，参考沿底部边缘211a安置在x轴上的时钟驱动器220，远离y轴边缘211c和211d的时钟驱动器220c可以是大于接近y轴边缘211c和211d的时钟驱动器220a和220e，即，时钟驱动器220a和220e通常可以小于时钟驱动器220c。相似地，沿y轴边缘安置的时钟驱动器220的大小可以如从x轴边缘211a和211b增长的距离增长。
没有在物理大小上的实际变化，时钟驱动器的驱动容量也可以增长和/或减少。例如，通过调整给定时钟驱动器的布线密度，不将其整个大小改变，可以改变时钟驱动器输出。类似地，时钟驱动器输出的电平可以根据其中使用信号驱动电路的类型来定制，驱动电路的鲁棒性不必由那些技术人员评价的大小差别所规定。
在本发明的一个示范实施例中，可以通过改变在每个时钟驱动器220中使用的标准驱动器的数目来调整每个时钟驱动器220的驱动容量。标准驱动器可以是相同的大小或具有大小可变化，例如，具有大小为‘1’的一个标准驱动器可以安置在接近芯片区域210的边缘211的时钟驱动器220中，并且当接近边缘211的中心时，在每个时钟驱动器220中的多个标准驱动器的个数可以增长。另外，通过适当地组合其中实现的时钟驱动器的大小和数目可以调整每个时钟驱动器220的驱动容量。
图3A和3B说明在时钟驱动器的驱动容量和从芯片区域的边缘起的距离之间的关系示例，如这里描述的，根据本发明的一个示范实施例的每个时钟驱动器220的驱动容量可以根据从芯片区域210的最近边缘211起的距离而变化。如在图3A中示出的，在驱动容量和距离之间的关系可以是成比例的线性关系，或如在图3B中示出的，功能性关系。在图3A和3B中说明在时钟驱动器220的边缘211a的驱动容量和从边缘211c和211d起的它们各自的距离之间的关系的示例。
如所述，时钟驱动器220的驱动容量可以根据每个时钟驱动器220位于离芯片区域210的每个边缘211的末端的距离变化，即，传输到在相对接近时钟驱动器220的附近的区域A1的时钟信号与传输到距时钟驱动器220较远距离的区域A2的时钟信号相比可以被延迟。因此，向区域A2的附近传输时钟信号的时钟驱动器220与向区域A1的附近传输的时钟驱动器220相比可以传输具有较快速率的时钟信号。从而，与接收时钟信号的器件在芯片区域210中的定位无关，时钟信号到达器件的时间几乎是相等的。因此，减少了在芯片区域210内的时钟脉冲相位差。
图4A和4B根据本发明的一个示范实施例说明把现有的格式时钟分布网络和格式时钟分布网络的操作特点相比较的曲线图。在图4A和4B中，假如时钟信号的一个周期持续约1ns，即，1000ps。
参考图4A，在提供到芯片区域的电路器件的时钟信号之间的最大时脉冲相位差约是10ps，即，在最快下降沿和最慢下降沿之间的时间差，或在最快上升沿和最慢上升沿之间的时间差约是10ps。
相反，参考图4B，在相同的条件下，在提供到芯片区域的电路器件的时钟信号之间的最大相位差约是8ps。因此，与现有的时钟分布网络相比，以大约2ps减少时钟脉冲相位差。
根据本发明的一个示范实施例，可以减少在到达接近时钟驱动器附近的区域的时钟信号和到达距离时钟驱动器有相对距离的区域的时钟信号之间相位差。因此，时钟信号到达芯片区域的电路设备的时间几乎上是不变的，且与电路设备位置无关。
此外，可以减少因为芯片区域内的时钟脉冲相位差，可以获得半导体芯片的性能和操作速度的改善。
虽然示范实施例讨论用于减少在芯片区域内的时钟脉冲相位差的特定的示例，也可以使用其它时钟脉冲相位差减少的方案。例如，可以通过选择以改变阻抗电平操作的部件和基础设施来实现具有不同驱动容量的时钟驱动器。特别地，具有相对大阻抗电平的部件和基础结构可以阻止快速地传输时钟信号。反之，具有相对低阻抗电平的部件和基础结构可以允许没有阻碍的时钟信号的传输。具有各种阻抗电平的部件和基础结构可以作为向芯片区域传输信号的介质，和/或作为格式时钟分布网络的部分被用于时钟驱动器内，以便获得时钟脉冲相位差较大的减少。
虽然，参考示例具体地描述和示出了本发明，但是本领域的技术人员应当理解，在没有脱离所附权利要求中定义的本发明的范围和精神的情况下，可以在形式和细节上作出各种改动。