形成半导体器件的字线的方法 【技术领域】
本发明总体涉及形成半导体器件的字线的方法，更具体地，涉及一种形成半导体器件的字线的方法，其中，在沟道区上的字线的下部是I型，而字线的上部是线型，有利于改善器件的特性、产量和可靠性。
背景技术
图1是常规字线的布局图，图2是沿图1的I-I线的剖视图。
参考图1和2，栅极电极17具有栅极氧化膜15，它配置在p型半导体衬底11上，衬底11具有器件隔离膜13，隔离膜13限定有源区12，源极/漏极区19配置在半导体衬底11上栅极电极17的两侧。
有源区12在水平方向彼此分开预定距离设置，在垂直方向上交错排列。作为线型栅极电极17的字线在水平方向上分开预定距离设置，与有源区12在两点交叉。
因为栅极电极17是线型栅极电极，所以栅极电极17与有源区12的端部重叠，如图1中“A”所示，且与栅极17与有源区12交叉地两点也重叠。重叠因字线和源极/漏极区之间的电压差而产生栅极感生的漏极泄漏(gateinduced drain leakage)(“GIDL”)，这导致电容器内存储的电荷损失，从而降低了器件的刷新特性。
【发明内容】
本发明的目的是提供一种用以形成半导体器件的字线的方法，其中在沟道区上的字线的下部是I型，而该字线的上部是线型，从而防止有源区端部和字线的重叠，以减小GIDL和改善器件的特性、产量和可靠性。
为实现本发明的上述目的，提供一种形成半导体器件的字线的方法，包括步骤：(a)在包括限定有源区的器件隔离膜的半导体衬底上形成牺牲绝缘膜；(b)选择性蚀刻牺牲绝缘膜，以在有源区的将形成沟道区的预定区域上形成I型牺牲绝缘膜图案；(c)在牺牲绝缘膜图案两侧的半导体衬底上形成源极/漏极区；(d)在整个表面上形成第一层间绝缘膜；(e)平坦化第一层间绝缘膜以暴露牺牲绝缘膜图案的顶面；(f)在整个表面上顺序形成绝缘膜和第二层间绝缘膜；(g)使用字线掩模蚀刻第二层间绝缘膜和绝缘膜；(h)去除牺牲绝缘膜图案以暴露半导体衬底；(i)在半导体衬底的暴露部分上生长栅氧化膜；(j)在整个表面上形成导电层；以及(k)平坦化导电层以暴露第二层间绝缘膜。
【附图说明】
图1是常规字线的布局图；
图2是沿图1的I-I线的剖视图；
图3a到3d是布局图，表示根据本发明的一个实施例形成字线的方法；以及
图4a到4d分别是取自图3a到3d的线I-I和II-II的剖视图。
附图中的附图标记说明如下：
11，31：半导体衬底 12，32：有源区
13，33：器件隔离膜 15，45：栅氧化膜
17：栅极电极 19，37：源极/漏极区
35：牺牲绝缘膜 39：第一层间绝缘膜
41：绝缘膜 43：第二层间绝缘膜
47：字线
【具体实施方式】
参考附图详细说明本发明。
图3a到3d是布局图，表示根据本发明的一实施例形成字线的方法。图4a到4d分别是沿图3a到3d的线I-I和II-II的剖视图。
参考图3a和4a，限定I型有源区32的器件隔离膜33通过在p型半导体衬底31的器件隔离区中进行浅槽隔离处理形成。有源区32在水平方向上彼此分开预定距离，并在竖直方向上交错排列。
参考图3b和4b，优选为氮化物膜的牺牲绝缘膜(未示出)在半导体衬底31上形成。选择性蚀刻牺牲绝缘膜，在将要形成沟道区的有源区32的预定区域上形成I型牺牲绝缘膜图案35。
之后，使用牺牲绝缘膜图案35作为掩模在整个表面上进行n型杂质离子注入处理，然后进行驱入(drive-in)处理，以在牺牲绝缘膜图案35两侧的半导体衬底31上形成源极/漏极区37。
接着在整个表面上形成第一层间绝缘膜39，然后蚀刻以暴露牺牲绝缘膜图案35的顶面。优选地，蚀刻处理为干回蚀刻处理、湿回蚀刻处理或者化学机械抛光。
之后，在整个表面上顺序形成绝缘膜41和第二层间绝缘膜43。
参考图3c和4c，在第二层间绝缘膜上形成光致抗蚀剂膜，然后选择性曝光和显影，以形成暴露将形成字线的预定区域的光致抗蚀剂膜图案。使用光致抗蚀剂膜图案作为掩模蚀刻第二层间绝缘膜43和绝缘膜41以暴露牺牲绝缘膜图案35的顶面。之后去除光致抗蚀剂膜图案。
参考图3d和4d，通过干蚀刻处理或湿蚀刻处理去除牺牲绝缘膜图案以暴露半导体衬底31。通过热氧化处理在半导体衬底的暴露部分上形成栅氧化膜45。之后，在整个表面上形成诸如多晶硅层的导电层，然后进行蚀刻以暴露第二层间绝缘膜43，从而形成字线47。优选地，蚀刻处理是干回蚀刻处理、湿回蚀刻处理或者化学机械抛光。
在第一层间绝缘膜39之间的字线47是只在沟道区上形成的I型字线，在绝缘膜41和第二层间绝缘膜43之间的字线47是线型字线。
如上所述，根据形成半导体器件的字线的方法，沟道区上字线的下部是I型，而字线的上部是线型，这改善了器件的特性、产量和可靠性。