双功函数互补金氧半导体晶体管及其制法 【技术领域】
本发明涉及半导体的制造的栅极材料以及CMOS晶体管栅极架构，尤其是关于一具有金属间扩散栅极(metal inter-diffusion gate，MIG)的双功函数互补金氧半导体(CMOS)晶体管及其制法。背景技术
习知的CMOS晶体管栅极材料皆是以多晶硅为主流。然而，随着CMOS元件尺寸越做越小，习知以多晶硅材为主的晶体管架构出现许多问题，例如，多晶硅栅极的空乏情形(depletion)及硼穿透问题等。当CMOS元件尺寸降至70奈米(nanometer)以下时，上述这些问题更显严重，而必须寻找其他先进材料来取代多晶硅材作为CMOS栅极材料。这种先进材料需满足高热稳定性、对于PMOS及NMOS元件分别具有适当的功函数(work function)。
近年来，有许多研究指出某些金属材料，例如钛金属，可以满足上述要求，而用来取代多晶硅材，作为0.1微米世代CMOS晶体管元件的栅极材料。以这些金属材料作为栅极的好处包括可以减低空乏效应及片电阻(sheet resistance)、与高介电常数介电层具有高的热稳定性等。然而，这些金属作为栅极材料的研究目前都遭遇到制程上的问题。这是由于为了分别产生PMOS及NMOS不同功函数栅极，必须沉积两层金属，而在制作的过程中，却势必要将PMOS元件或NMOS元件栅极下方的介电层暴露在金属蚀刻环境中。如此一来，却会造成介电层的薄化或甚至损坏。发明内容
据此，本发明的主要目的在于提供一种栅极材料以及CMOS晶体管栅极架构以取代习知的多晶硅材，并解决上述问题。
本发明的另一目的在于提供一种具有金属间扩散栅极(MIG)的双功函数CMOS晶体管及其制法。
为达上述目的，本发明提供一种双功函数互补金氧半导体晶体管，包含有：一基底，其上具有不相重叠的N型井区及P型井区；一介电层，设于该基底上的该N型井区及P型井区内；一金属间扩散栅极，设于该N型井区内的该介电层上，其中该金属栅极包含一低功函数下层金属以及一高功函数上层金属通过金属间扩散至该低功函数下层金属及该介电层的界面；以及一单层金属栅极，设于该P型井区内的该介电层上。
依据本发明的较佳实施例，上述地介电层包含有ZrO2、HfO2、Zrsilicate、Hf silicate、或Al doped Zr silicate。此外，该低功函数下层金属由非晶相(amorphous)TaNx所构成，该高功函数上层金属由TaRuxNy(x＝1.2～1.3，y＝0.4～0.6)所构成。
本发明亦提供一种双功函数互补金氧半导体晶体管的制法以形成上述结构，其包含有：提供一基底，其上具有不相重叠的N型井区及P型井区；于该基底上的该N型井区及P型井区内形成一介电层；于该介电层上形成一第一金属层；于该第一金属层上形成一第二金属层；以一光阻层覆盖该P型井区内的该第二金属层，并蚀刻掉该N型井区内的该第二金属层；去除该光阻层；以及进行一回火(anneal)制程，使该P型井区内的该第二金属层通过金属间扩散至其下方的该第一金属层。附图说明
图1为依据本发明较佳实施例的CMOS晶体管剖面结构示意图；
图2至图5为依据本发明较佳实施例的CMOS晶体管制作示意图。
图式的符号说明
10b P型井 12 介电层
14 金属间扩散栅极 16 低功函数金属栅极(第一金属层)
17 第二金属层 101 PMOS晶体管
102 NMOS晶体管 201 栅极堆叠结构
202 栅极堆叠结构 301 PMOS区域
302 NMOS区域具体实施方式
本发明提供一种双功函数互补金氧半导体晶体管，其包含有：一基底，其上具有不相重叠的一第一导电型井区及一第二导电型井区；一介电层，设于该基底上的该第一导电型井区及该第二导电型井区内；一金属间扩散栅极(metal inter-diffusion gate，MIG)，设于该第一导电型井区内的该介电层上，其中该金属间扩散栅极包含两上下堆叠金属层分别具有不同的功函数；以及一单层金属栅极，设于该第二导电型井区内的该介电层上。在一较佳实施例中，第一导电型可为N型，第二导电型为P型。在另一较佳实施例中，第一导电型可为P型，第二导电型为N型。以下即通过图式详细说明本发明的一较佳实施例。
请参阅图1，图1为依据本发明较佳实施例的CMOS晶体管元件100剖面结构示意图。本发明的CMOS晶体管元件100为一Ta-Ru金属栅极架构。如图1所示，本发明CMOS晶体管元件100包含有一PMOS晶体管101及一NMOS晶体管102，分别形成在N型半导体基底10a及P型半导体基底10b上。PMOS晶体管101包含有一栅极堆叠结构201。NMOS晶体管102包含有一栅极堆叠结构202。栅极堆叠结构201包含有一金属间扩散栅极(MIG)14及一介电层12设于金属间扩散栅极14下方。栅极堆叠结构202包含有一低功函数金属栅极16及介电层12设于低功函数金属栅极16下方。
依据本发明的较佳实施例，上述的介电层包含有氧化锆(ZrO2)、HfO2、锆硅酸盐(Zr silicate)、Hf硅酸盐(Hf silicate)、或铝掺杂锆硅酸盐(Al doped Zr silicate)等高介电常数介电材料。举例而言，锆硅酸盐可以为(ZrO2)x(SiO2)y，Hf硅酸盐可以为(HfO2)x(SiO2)y，铝掺杂锆硅酸盐可以为(ZrO2)(Al2O3)x(SiO2)y。
金属间扩散栅极(MIG)14由双层金属堆叠，并经过高温回火处理后完成。该双层金属包括一低功函数下层金属(未显示于图1)以及一高功函数上层金属(未显示于图1)。依据本发明的较佳实施例，该低功函数下层金属由非晶相(amorphous)TaNx所构成，高功函数上层金属由TaRuxNy(x＝1.2～1.3，y＝0.4～0.6)所构成。依据本发明的较佳实施例，低功函数金属栅极16是由非晶相(amorphous)TaNx所构成。
请参阅图2至图5，图2至图5为依据本发明较佳实施例的双功函数CMOS晶体管制作示意图。首先，请参阅图2，提供一半导体基底10，其上包含有一N型井10a及一P型井10b。一般而言，半导体基底10会预先形成场氧化层或浅沟隔离(shallow trench isolation，STI)，但是在图中省略。此外，半导体基底10表面一般会以100∶1的氢氟酸(HF)溶液清洗，随后再以快速热氧化制程进行所谓的氮化反应(substratenitridation)。在上述预处理步骤之后，接着沉积一高介电常数材料层12于PMOS区域301及NMOS区域302的半导体基底10表面上。
高介电常数材料层12包含有氧化锆(ZrO2)、HfO2、锆硅酸盐(Zrsilicate)、Hf硅酸盐(Hf silicate)、或铝掺杂锆硅酸盐(Al doped Zrsilicate)等高介电常数介电材料。举例而言，锆硅酸盐可以为(ZrO2)x(SiO2)y，Hf硅酸盐可以为(HfO2)x(SiO2)y，铝掺杂锆硅酸盐可以为ZrO2)(Al2O3)x(SiO2)y。
接着，于PMOS区域301及NMOS区域302内的高介电常数材料层12上依序沉积一第一金属层16及一第二金属层17。在本发明的较佳实施例中，第一金属层16由低功函数下层金属，例如TaNx，所构成。TaNx金属的功函数约为4eV左右，适合用来作为NMOS晶体管的栅极。在本发明的较佳实施例中，第一金属层16建议采用非晶相TaNx金属。非晶相TaNx金属利用钽靶反应性溅镀法(reactive sputtering)在含有氮气及氩气环境中沉积在高介电常数材料层12上。在溅镀的过程中，N/Ta比值被控制在0.45至0.55之间，以形成所要的非晶相TaNx金属结构。N/Ta比值可以利用氮气分压来控制。
在本发明的较佳实施例中，第二金属层17为一高功函数上层金属，例如TaRuxNy(其中x＝1.2～1.3，y＝0.4～0.6)，所构成。TaRuxNy金属的功函数约为5eV左右，适合用来作为PMOS晶体管的栅极。TaRuxNy金属可以利用共溅镀物理气相沉积法(co-sputtering physical vapordeposition)在含氮气环境中形成。
如图3所示，接着以一光阻(未显示)覆盖PMOS区域301的第二金属层17，并利用金属蚀刻将NMOS区域302内的第二金属层17蚀刻掉，以暴露出NMOS区域302内的第一金属层16。接着，如图4所示，再利用微影及蚀刻方法分别定义出PMOS区域301及NMOS区域302的栅极堆叠结构201及202。
最后，如图5所示，进行一金属间扩散制程，在400℃，含10％H2/N2环境中进行约30至90分钟的高温回火。使包含低功函数下层金属16以及高功函数上层金属17的金属栅极201进行金属间扩散，以形成一金属间扩散栅极14。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。