多层配线的形成方法及其检查方法 【技术领域】
本发明涉及下层配线以上层配线通过导通柱连接的多层配线的形成方法及其检查方法，特别是涉及到采用通过在形成于绝缘膜上的导通孔以及配线槽上埋入同样的导电性材料形成导通柱和上层配线的双层镶嵌工艺形成多层配线的方法及其检查方法。背景技术
以往，作为用于半导体集成电路装置的高密度配线，采用通过导通柱连接上层配线和下层配线的多层配线。在形成这样的多层配线的技术中，在下层配线上同时埋入形成导通柱和上层配线而形成多层配线的双层镶嵌工艺是周知的。
以下参照附图，对采用以往的双层镶嵌工艺形成多层配线的方法进行说明。
图5(a)～图5(c)、图6(a)、图6(b)、图7(a)以及图7(b)表示的是以往的多层配线形成方法的工程顺序的剖面构成。
首先如图5(a)所示那样，在形成集成电路元件的半导体基板101上，形成第一绝缘层102，采用光刻工艺以及干法蚀刻工艺在下层配线形成的区域开口，采用溅射工艺或金属电镀工艺在下层配线形成区域沉积铜以后，采用化学机械研磨工艺(CMP：Chemical Mechanical Polishing)直到露出第一层绝缘膜为止进行研磨，在第一层间绝缘膜102地上部形成由铜构成的下层配线103。
其次，如图5(b)所示那样，由等离子化学气相沉积工艺(等离子CVD)顺序沉积有氮化硅构成的蚀刻阻止层104以及由氧化硅构成的第二层间绝缘层105。
接着，采用旋涂工艺，在第二层间绝缘层105上形成由有机材料构成的第一反射防止膜106。
其次，如图5(c)所示那样，采用光刻工艺形成第一保护膜107以后，通过对形成的第一保护膜107进行掩膜的干法蚀刻工艺顺序蚀刻第一反射防止膜106以及第二层绝缘膜105，在第二层绝缘膜上形成孔部105a。
其次如图6(a)所示那样，由剥离工艺顺序除去第一保护膜107以及第一反射防止膜106，接着将第二层间绝缘膜105的表面洗净后，用旋刻工艺将有机材料构成的第二反射防止膜108充填在孔部105a的内部那样地形成。
其次，如图6(a)所示那样，采用光刻工艺形成第二保护膜109以后，通过对形成的第二保护膜109进行掩膜的干法蚀刻工艺，顺序地对第二反射防止膜108以及第二层间绝缘膜105进行蚀刻形成配线槽105b。
这里，由于充填在孔部105a的第二反射防止膜108的蚀刻工艺的速度，比第二层间绝缘膜105的蚀刻速度要慢，因此充填在孔部105a的第二反射防止膜108保护位于孔部105a的下侧的下层配线103以及蚀刻阻止层104，不会在形成配线槽时受到损伤。
而，在形成配线槽105b时，第二绝缘层105的第二反射防止膜108连接的区域不会在蚀刻时被除去，作为在配线槽105b的孔部105a的周围凸起状的蚀刻残渣可以会生成冠状栅栏105c。
其次，如图7(a)所示那样，由剥离工艺除去第二反射防止膜108以及第二保护膜109，接着在洗净第二层间绝缘膜105的表面以后，通过对第二层间绝缘膜105的掩膜的干法蚀刻工艺，除去在孔部105a的下面露出的蚀刻阻止层104露出下层配线。由此，贯通了蚀刻阻止层104以及第二层间绝缘膜105一直到下层配线103形成导通柱。
其次，如图7(b)所示那样，采用飞溅工艺或金属电镀工艺，在第二层间绝缘膜105上充填孔部105a以及配线槽105b那样地沉积由铜构成的金属膜110。然后，用CMP工艺研磨铜，直到露出第二层间绝缘膜105为止，将位于孔部105a的金属膜110座位导通柱110a，位于配线槽105b的金属膜110座位上层配线110b而形成多层配线。
而，作为防止产生以往的例子中如图6(b)所示的冠状栅栏的尝试，在孔部105a的下部形成有机膜以后，再形成配线槽的半导体装置的制造方法是周知的。
以下，作为以往技术的第二个例子，参照附图，对在孔部105a的下部形成有机膜以后，再形成配线槽的多层配线的形成方法进行说明。
图8(a)以及图8(b)表示以往技术第二个例子的多层配线形成方法的工程顺序的剖面构成。而，在图8中，由于与以往技术第一例相同的部件附加相同的符号，所以省略说明。
在以往技术的第二例子中，首先与以往技术第一例中的图5(a)～图5(c)所示的工程相同，在第二层间绝缘膜105上形成孔部105a。
其次，如图8(a)所示那样，除去第一保护膜107，接着在洗净第二层间绝缘膜105以后，用旋涂工艺充填孔部105a的内部那样地跨越第一反射防止膜106上的全面涂抹有机材料，进行全面的蚀刻工艺在孔部105a的底部形成由有机材料构成的有机膜111。这里，有机膜111可以保护下层配线，使得在形成下一个配线槽的工程的蚀刻工艺中不受损伤。
其次，如图8(b)所示那样，采用作为对第二保护膜109的掩膜的干法蚀刻工艺，形成配线槽105b。
然后，与图7(a)以及图7(b)所示同样，向孔部105a以及配线槽105b沉积铜，形成多层配线。
在以往的第二例中，由于在成为配线槽105b形成区域的孔部105a的上部没有充填有极膜，因此可以形成配线槽105b而不生成冠状栅栏。
但是，根据所述第一以往例的多层配线的形成方法，在形成配线槽105b的工程中，为了保护下层配线103不受蚀刻工艺的损伤，在孔部105a充填有机材料，因此与配线槽105b的孔部105a连接的区域会产生冠状栅栏105c，增加了上层配线110b与导通柱110a之间的电阻。进而根据冠状栅栏105c的大小，上层配线110b与导通柱会成为电断开状态。这样，第一以往例的多层配线形成方法，具有多层配线的可靠性低，并且制造成品率低的问题。
对此，采用第二以往例的多层配线形成方法为了不产生冠状栅栏那样地形成配线槽110b时，由于增加了制造工程，产生使制造成本增加的问题。
而且在第一以及第二以往例中，在除去位于孔部105a的下侧的蚀刻阻止层104形成导通孔的工程中，露出表面的下层配线103在蚀刻时被等离子气体腐蚀，也存在使多层配线的可靠性降低的问题。
本发明为了解决所述以往的问题，其目的是形成不会生成冠状栅栏的配线槽，并且保护下层配线不会在形成导通孔以及配线槽的工程的蚀刻工艺中造成损伤，提高多层配线的可靠性以及制造的成品率。
为了实现所述的目的，本发明在层间绝缘膜上形成孔部和配线槽的工程中，使下层配线不露出那样地对下层配线的上部的蚀刻阻止层进行蚀刻。
具体地，本发明的多层配线的形成方法，具备：在第一绝缘膜的上部形成下层配线后，在包含该下层配线的上部的第一绝缘膜上依次形成第二绝缘膜与第三绝缘膜的第一工程；在第三绝缘膜的下层配线的上侧形成孔部的第二工程；在第三绝缘膜的上部包含孔部的上部那样地形成配线槽的同时，为了使下层配线不露出那样地，将第二绝缘膜的孔部的下侧部分的膜厚做小的第三工程；除去第二绝缘膜的孔部的下侧部分，露出下层配线的第四工程；通过在孔部以及配线槽里埋入导电膜，分别形成电连接上层配线以及该上层配线和下层配线的连接部的第五工程。
根据本发明的多层配线的形成方法，在包含孔部的上部的第三绝缘膜的上部形成配线槽的同时，由于具备使下层配线不露出那样地将位于孔部的下侧的第二绝缘膜做小的工程，在形成孔部以及配线槽的工程中，可以由第二绝缘膜保护保护下层配线，由于不用向第三绝缘膜的孔部充填用于保护下层配线的有机膜，在配线槽里不会生成冠状栅栏。而且，在除去第二绝缘膜的孔部的下侧部分，露出下侧配线的工程中，由于蚀刻装置的功率设定的小，除去蚀刻阻止层，减轻了由于蚀刻使下层配线受到的损伤。所以，没有增大制造成本，可以提高多层配线的可靠性以及制造成品率。
在本发明的多层配线的形成方法中，第二工程包含将第二绝缘膜的孔部的下层部分的膜厚做小的工程是理想的。
在本发明的多层配线的形成方法中，第二绝缘膜以及第三绝缘膜分别由氮化硅以及氧化硅构成，在第二工程中，孔部由采用包含氟代烃气体和氧气的第一蚀刻气体的干法蚀刻工艺形成，在第三工程中，配线槽由采用包含氟代烃气体和氧气的第二蚀刻气体的干法蚀刻工艺形成是理想的。这样的话，调整蚀刻气体的组成，通过适当地设定氮化硅与氧化硅的蚀刻选择比值，是下层配线不露出那样地可以将第二绝缘膜的膜厚做小。
在本发明的多层配线的形成方法中，第二工程，通过对第一蚀刻的氧气的氟代烃气体的比以及对氟代烃气体的氟的炭素的比值分别进行调整，对第二绝缘膜的孔部的下侧部分的蚀刻深度进行调节是理想的。这样做的话，在形成孔部的工程中，对第三绝缘膜进行过分蚀刻那样地设定蚀刻时间时，有对蚀刻气体的氮化硅的氧化硅的蚀刻选择比值可以设定蚀刻第二绝缘膜的深度。
在本发明的多层配线的形成方法中，第三工程中，通过对第二蚀刻的氧气的氟代烃气体的比以及对氟代烃气体的氟原子的炭素的比值分别进行调整，对第二绝缘膜的孔部的下侧部分的蚀刻深度进行调节是理想的。这样做的话，在形成配线槽的工程中，对第三绝缘膜进行过分蚀刻那样地设定蚀刻时间时，根据对蚀刻气体的氮化硅的氧化硅的蚀刻选择比值和配线槽的深度可以设定蚀刻第二绝缘膜的深度。由此，在第三工程中可以使下层配线不露出那样地形成配线槽。
本发明的多层配线的形成方法，在第一工程与所述第二工程之间，还具备跨第二绝缘层的上的整面，形成反射防止膜的工程，第二工1程，包含除去在反射防止膜上形成的孔部的区域的工程，第三工程，包含除去在反射防止膜上形成的配线槽的区域的工程是理想的。这样做的话，提高了孔部以及配线槽的布线图形形成的精度。
在本发明的多层配线的形成方法中，反射防止膜，由膜厚比第二绝缘膜的膜厚小的的氧化氮化硅构成，在第三工程中，当蚀刻装置的下部电极温度在30°以上的条件下，由蚀刻工艺除去所述反射防止膜是理想的。这样做的话，由于对氮化硅的氧化硅的蚀刻选择比值大于1，因此采用氮化硅形成第二绝缘膜时下层配线不会露出。
在本发明的多层配线的形成方法的第四工程中，当蚀刻装置的偏置功率在500W以下的条件下，通过蚀刻工艺露出所述下层配线是理想的。这样做的话，可以确实地除去第二绝缘膜，而且可以减轻给予露出于孔部的下侧的下层配线的损伤。
本发明的多层配线的检查方法，是由多层配线形成方法而形成的多层配线检查方法为对象，首先具备以下多层配线形成工程：在第一绝缘膜的上部形成下层配线后，在包含该下层配线的上部的第一绝缘膜上全面地依次形成第二绝缘膜与第三绝缘膜的第一工程；在所述第三绝缘膜的所述下层配线的上侧形成孔部的第二工程；在所述第三绝缘膜的上部包含所述孔部那样地形成配线槽的同时，为了使所述下层配线不露出那样地，将所述第二绝缘膜的所述孔部的下侧部分的膜厚做小的第三工程；除去所述第二绝缘膜的所述孔部的下侧部分，露出所述下层配线的第四工程；通过在所述孔部以及配线槽里埋入导电膜，分别形成电连接上层配线以及该上层配线和所述下层配线的连接部的第五工程；还具备：在第一绝缘膜的上部形成检查用下层配线后，在包含该检查用下层配线的上部的第一绝缘膜上全面地依次形成第二所述绝缘膜与所述第三绝缘膜的工程；通过与所述第二工程的同一的形成方法，在所述第三绝缘膜的所述检查用下层配线的上侧形成检查用孔部的工程；通过与所述第三工程的同一的形成方法，在所述第三绝缘膜的上部包含所述孔部的上部那样地形成检查用配线槽的工程；通过在所述检查用孔部以及检查用配线槽里埋入导电膜，分别形成检查用电极以及检查用上层配线的工程；通过在所述检查用下层配线以及检查用上层配线上施加规定的电压，检查检查用下层配线与检查用上层配线之间是否导通的工程；当检查用下层配线与检查用上层配线之间不导通时，判定为在第三工程形成的下层配线没有露出，并且当检查用下层配线与检查用上层配线之间导通时，判定为在第三工程形成的下层配线露出的工程。
根据本发明的多层配线的检查方法，由于具备当检查用下层配线与检查用上层配线之间不导通时，判定为在第三工程形成的下层配线没有露出，并且当检查用下层配线与检查用上层配线之间导通时，判定为在第三工程形成的下层配线露出的工程，当判定下层配线露出时，通过再设定蚀刻条件，可以在第三工程中下层配线不露出那样地形成配线槽，确保多层配线的可靠性。
在本发明的多层配线的检查方法中，检查用电极在检查用下层配线与检查用上层配线之间并列地配置是理想的。这样做的话，当并列配置的多个检查用电极之中的一个与下层电极连接时，由于检查用下层配线与检查用上层配线导通，可以容易地并且感度良好地检测出多层配线形成工程中产生的异常。附图说明
图1是表示本发明一实施方式的多层配线形成工程的工程顺序的构成剖面图。
图2是表示本发明一实施方式的多层配线形成工程的工程顺序的构成剖面图。
图3表示的是采用本发明一实施方式的多层配线的形成工程的蚀刻气体的混合比与蚀刻选择比的关系，以及采用蚀刻气体的氟代烃气体的组成与蚀刻选择比的关系的图形。
图4是表示为了对本发明一实施方式的多层配线的形成方法形成的多层配线进行检查的检查用配线的构成剖面图。
图5是表示以往例1的多层配线的形成工程的工程顺序的构成剖面图。
图6是表示以往例1的多层配线的形成工程的工程顺序的构成剖面图。
图7是表示以往例1的多层配线的形成工程的工程顺序的构成剖面图。
图8时表示以往例2的多层配线的形成工程的工程顺序的构成剖面图。
图中：11-半导体基板，12-第一层间绝缘膜(第一绝缘膜)，13-下层配线，14-蚀刻阻止层(第二绝缘膜)，14a-凹部，15-第二层间绝缘膜(第三绝缘膜)，15a-孔部，15b-配线槽，16-反射防止膜，17-第一保护膜，18-第二保护膜，19-导通孔，20-导电膜，20a-导通柱(连接部)，20b-上层配线，21-检查用下层配线，22-导电膜，22a-检查用上层配线，22b-检查用电极具体实施方式
以下，参照附图，对本发明的一实施方式的多层配线的形成方法进行说明。图1(a)～图1(c)以及图2(a)～图2(c)表示本实施方式的多层配线的形成方法的工程顺序的剖面构成。
首先，如图1(a)所示那样，比如，在形成具有元件电极的半导体集成电路(图中未示)的半导体基板11上的整面上形成由氧化硅构成的第一层间绝缘膜12，采用光刻工艺以及干法蚀刻工艺，在元件电极的上侧开口那样地制作下层配线形成区域的布线图案，在制作了布线图案的下层配线形成区域采用旋涂工艺或金属电镀工艺比如埋入铜以后，采用化学研磨工艺(CMP：Chemical Mechanical Polishing)进行研磨直到第一层间绝缘膜12露出为止，由此在第一层间绝缘膜12的上部形成连接元件电极的下层配线13。
其次，如图1(b)所示那样，通过等离子化学气相沉积工艺(等离子CVD)顺序地沉积膜厚约150nm由氮化硅构成的蚀刻阻止层14、膜厚约700nm由氧化硅构成的第二层间绝缘膜15、以及膜厚约80nm的由氧化氮化硅构成的反射防止膜16。
其次，如图1(c)所示那样，采用光刻工艺在配线部的上部形成具有开口部的第一保护膜17以后，通过在蚀刻气体采用氟代烃气体和氧气的混合气体的干法蚀刻工艺将第一保护膜作为掩膜顺序地蚀刻反射防止膜16以及第二层间绝缘膜15，在第二层间绝缘膜15上设置孔部15a。
在形成孔部15a的工程中，对于第一保护膜17的形成时的面积，开口部的面积的比率(掩膜开口率)由于是约1％的极小的比率，由等离子发光的强度变化检查蚀刻的终点是困难的。在这样的低开口率的蚀刻中由调整蚀刻的时间对蚀刻的深度进行调整。这里，为了确实除去第二层间绝缘膜15，将蚀刻阻止层14的上部也作为蚀刻的设定，在蚀刻阻止层14上形成凹部14a。
这里，在形成孔部15a的工程中，凹部14a的深度小于30nm那样地设定蚀刻条件。具体地，为了确实地除去第二绝缘膜15，考虑到第二层间绝缘膜15以及反射防止膜16的膜厚的参差不齐和蚀刻速度的参差不齐，设定蚀刻的时间使得第二层间绝缘膜15只多蚀刻约300nm的深度，而且，相对氮化硅的氧化硅的蚀刻选择的比值比10要大那样地设定蚀刻气体的组成。由此，蚀刻阻止层14被蚀刻的深度小于30nm。
其次，如图2(a)所示那样，由剥离法，除去第一保护膜17，然后洗净第二层间绝缘膜15的表面后，由光刻工艺在反射防止膜15上形成第二保护膜18。然后，由在蚀刻气体中采用氟代烃气体与氧气混合气体的干法蚀刻工艺，将第二保护膜18作为掩膜顺序地对反射防止膜16以及第二层间绝缘膜15制作布线图案，在反射防止膜16的上面深度为400nm处设置配线槽。
这里，在形成配线槽的工程中，露出孔部15a的下部的蚀刻阻止层14还要被蚀刻，蚀刻阻止层14的凹部14a的深度比图1(a)所示的工程更大。此时，为了使凹部14a的深度小于150nm，要设定蚀刻条件使下层配线13的上部不要露出。
具体地，在形成配线槽15b的工程中，在蚀刻反射防止膜的工程中，蚀刻气体采用氟代烃气体与氧气的混合气体，将蚀刻装置的下部电极温度定为30℃以上。由此，对于氮化硅的氧化硅以及氧化硅的蚀刻选择的比值大于1。这里，为了将膜厚约80nm的反射防止膜16完全被蚀刻，第二层间绝缘膜15只要多蚀刻出20nm那样地设定蚀刻时间。所以，对于氧化氮化硅的氧化硅的蚀刻选择的比值大于1，因此，这时蚀刻阻止层14的凹部14a被蚀刻的深度小于100nm。
进而，在形成配线槽15b的工程中，在蚀刻第二层间保护膜15的工程中，蚀刻气体采用氟代烃气体与氧气的混合气体，蚀刻选择的比值比15大那样地设定。这里，由形成所述的反射防止膜16的工程，由于配线槽形成区域从反射防止膜16的上面开始到约100nm深为止被蚀刻，第二层间绝缘膜15约被蚀刻了300nm，形成深度约为400nm的配线槽15b。所以，蚀刻阻止层14的凹部14a被蚀刻的深度小于20nm。
这样，在形成配线槽15b的工程中，蚀刻阻止层14的凹部14a被蚀刻的深度小于120nm，与所述的孔部15a形成工程中被蚀刻的深度合计，凹部14a的深度小于150nm。也就是说，在形成孔部15a以及配线槽15b的工程中，位于孔部15a的下侧的蚀刻阻止层14的膜厚顺序减小，下层配线13的上侧成为被蚀刻阻止层14的凹部14a覆盖的状态。
其次如图2(b)所示那样，由剥离法，除去第二保护膜18，然后洗净第二层间绝缘膜15的表面后，由在蚀刻气体中采用氟代烃气体与氧气混合气体的干法蚀刻工艺，通过将第二层间绝缘膜15作为掩膜的干法蚀刻工艺除去露出在孔部15a的下部的蚀刻阻止层14。由此，凹部15a贯通到下层配线13，由贯通凹部14a、孔部15a形成导通孔19。
这里，通过将露出在孔部15a的下部的蚀刻阻止层14全部除去的工程，虽然下层配线13暴露在等离子化的蚀刻气体中，但是由于蚀刻装置的偏压功率值设定在500W以下，可以减轻在下层配线13产生的损伤，可以防止下层配线13的腐蚀。
其次如图2(c)所示那样，采用旋涂工艺或金属电镀工艺在跨越包含孔部15a以及配线槽15b的内侧的第二层间绝缘膜15的上面的整面形成由Cu构成的导电膜20以后，由CMP工艺，蚀刻导电膜直到露出第二层间绝缘膜15。由此，形成在导通孔19上的导电膜20成为在配线之间进行连接的导通柱20a，在配线槽15b上形成的导电膜20成为上层配线20b。
然后，虽然图中未示，根据需要，反复进行1图1(b)、图1(c)以及图2(a)～图2(c)所示的工程，可以形成所希望的多层配线。然后形成焊接头等以后形成多层配线的半导体装置就可以使用。
以下参照附图，对所述形成方法中，为实现规定的蚀刻选择比的蚀刻气体的组成进行说明。
图3表示的是采用本发明一实施方式的多层配线的形成工程的蚀刻气体的混合比与蚀刻选择比的关系，以及采用蚀刻气体的氟代烃气体的组成与蚀刻选择比的关系的图形。在图3中，横轴表示对与氟代烃气体的氟原子的碳原子的组成比(C/F比)的值，纵轴表示对于氮化硅的氧化硅的蚀刻选择的比值。还表示了当对于蚀刻的氧气的氟代烃气体的混合比(氟代烃/氧气比)的值发生变化时的蚀刻选择的比值的变化。
如图3所示那样，对于氮化硅的氧化硅的蚀刻选择的比值，C/F的比值越大越上升，并且随氟代烃/氧气的比值的增大而上升。特别是氟代烃的C/F的比值在0.6以上，并且蚀刻气体的氟代烃/氧气的比值在0.7以上时，蚀刻选择的比值大于10，氟代烃的C/F的比值在0.6以上，并且蚀刻气体的氟代烃/氧气的比值在0.8以上时，蚀刻选择的比值大于15。
所以，如图1(c)所示的孔部15a形成工程的蚀刻工艺，其C/F比值在0.6以上的氟代烃气体和氧气，为了使对氧气的氟代烃气体的比值成为0.7以上，蚀刻选择的比值可以设定为10以上。
另外，图2(a)所示的对配线槽15b形成工程中的第二层间绝缘膜15的蚀刻工艺，其C/F比值在0.6以上的氟代烃气体和氧气，为了使对氧气的氟代烃气体的比值成为0.8以上，由于采用混合的蚀刻气体进行，蚀刻选择的比值可以设定为15以上。
如以上说明的那样，由本实施方式的多层配线形成方法，在形成于蚀刻阻止层14的上面的第二层间绝缘膜15上形成成为导通孔19的孔部15a和配线槽15b的工程中，通过将蚀刻阻止层14被蚀刻的深度，使下层配线13不露出那样地设定得更小，不向孔部15a充填有机材料，可以保护下层配线13不受损伤，因此可以得到在配线槽15b不生成冠状栅栏，可靠性高的多层配线。
而且，在除去蚀刻阻止层14，在孔部15a的下侧露出下层配线的工程中，由于蚀刻装置的偏置电压设定得小，可以减小在蚀刻时由于等离子气体对下层配线13的损伤。
另外，在本实施方式中，蚀刻阻止层14的膜厚约为150nm、第二层间绝缘膜15的膜厚约为700nm、而反射防止膜16的膜厚约为80nm这样地形成，在孔部15a以及配线槽15b的形成工程中，对应这些膜厚形成配线槽15b后，使不露出下层配线那样地设定蚀刻条件，调节对于蚀刻阻止层14的凹部14a的蚀刻深度，即使各层的膜厚以及配线槽15b的深度各不相同时，通过适当地设定蚀刻条件，也可以通过调节凹部14a被蚀刻的深度，使得在形成孔部以及配线槽的工程中，不露出下层配线。
而且，在本实施方式中，由于将反射防止膜16设置在第二层间绝缘膜15的上面，可以由光刻工艺精确地进行布线图形的成型那样地构成，即使不设置反射防止膜16，对应蚀刻阻止层14以及层间绝缘膜15的膜厚与配线槽15b的深度，通过对蚀刻条件进行适当地设定，也可以使在形成孔部以及配线槽的工程中，不露出下层配线那样地调节凹部14a被蚀刻的深度。
(多层配线的检查方法)
所述的一实施方式的多层配线的形成方法中，为了防止下层配线13的表面受到损伤降低可靠性，如图2(b)所示的工程中，在完全除去蚀刻阻止层14的前面的工程中，在凹部14a的下部不露出下层配线13的事情是重要的。
以下，参照附图1对由所述一实施方式的多层配线形成方法形成的多层配线的检查方法进行说明。
图4表示为了对本发明一实施方式的多层配线的形成方法形成的多层配线进行检查的检查用配线。而，在图4中，图1(a)～图1(c)以及图2(a)～图2(c)的同样的部件附加的相同的符号因此省略说明。
如图4所示那样，作为本实施方式采用的检查方法的检查用配线，在半导体基板11的上面形成检查用下层配线21，分别在第二层间绝缘膜15的孔部15a以及蚀刻阻止层14的凹部14a上形成检查用电极22a，在配线槽15b上形成检查用上层配线22b。
这里，检查用电极22a被配置得使检查用下层配线21与检查用上层配线22b具有并列的排列。
图4所示的检查用配线的形成方法，首先与图1(a)所示的工程同样，换成下层配线13形成检查用下层配线21，接着如图1(b)以及图1(c)所示的工程相同，顺序沉积蚀刻阻止层14、第二层间绝缘膜15以及反射防止膜16，在第二层间绝缘膜15上作为形成检查用电极21b的区域形成孔部15a。这里，孔部15a通过与图1(c)所示工程同样的蚀刻条件进行蚀刻，作为形成检查用电极22a的区域做成布线图形。
其次，与图2(a)所示的工程同样，通过以同样的条件在第二层间绝缘膜的上部进行蚀刻，作为形成检查用上层配线22b的区域，形成配线槽15b后，与图2(c)所示的工程同样，在孔部15a以及配线槽15b的上面形成由铜构成的导电膜22形成检查用电极22a以及检查用上层配线22b。
本实施方式的多层配线检查方法，首先如前所述形成检查用配线，其次，在检查用下层配线21和检查用上层配线22b上施加规定的电压，检查检查用下层配线21和检查用上层配线22b之间是否导通，当不导通时，判定为在所述多层配线的形成方法的配线槽15b的形成工程的蚀刻条件下，下层配线13没有露出，当导通时，判定为在所述多层配线的形成方法的配线槽15b的形成工程的蚀刻条件下，下层配线13露出。
这里，由于检查用电极22a并列地排列在检查用下层配线21与检查用上层配线22b之间，在检查用电极22a的下部的蚀刻阻止层14的至少一处露出检查用下层配线21时，检查用下层配线21与检查用上层配线22b之间导通。
所以，在多层配线形成工程中，可以在短时间，以很高的感性度，检查出由于蚀刻条件的不当以及膜厚的参差不齐等的影响，下层配线13露出的异常。
如以上说明的那样，由本实施方式的多层配线的检查用配线，采用与所述的多层配线的形成方法同样的工程，形成检查配线，通过调查其导通状况，可以确认在分阶段地对蚀刻阻止层进行蚀刻，形成配线槽1 5b后在孔部15a的下部是否不露出下层配线那样地正常地实施了工程，当检查出有异常时，通过再次设定蚀刻条件，可以确保下层配线13的可靠性。
另外，在本实施方式中，说明的是下层配线连接在形成于半导体基板11上的集成电路元件的元件电极上，但是并不限于此，也可以连接在形成于半导体基板11上的其他配线上。
而且，构成下层配线13、导通柱20a以及上层配线20b的材料，不限于铜，比如也可以采用铝、钨等的导电性材料。而且，下层配线13与导通柱20a以及上层配线20b也可以分别采用不同的导电性材料。
根据本发明的多层配线的形成方法，形成成为导通孔的孔部以及配线槽以后，由于由蚀刻阻止层确实保护下层配线，在孔部不形成有机膜可以保护下层配线不受蚀刻工艺的损伤，在配线槽上不会生成冠状栅栏。而且，在形成孔部以及配线槽的工程中，由于蚀刻阻止层的孔部的下侧部分的膜厚很小，在露出孔部的下侧的下层配线的工程中，蚀刻装置的电力设定得很小就可以除去蚀刻阻止层，因此可以减轻下层配线由蚀刻受到的损伤。所以，不增加制造成本，可以提高多层配线的可靠性和制造的成品率。