背景技术
当处理半导体集成电路时，认为是问题的静电充电和释放现象是，
在机械设备或人在处理半导体继承电路的同时，静电从充电的机械设备
或人流入时，充电半导体集成电路的现象，或者因运输时发生的振动、
摩擦等使半导体集成电路本身充电之后，半导体集成电路向外部导体放
出静电荷的现象。瞬时将静电充电到半导体集成电路或从半导体集成电
路瞬时放电，作为这种静电现象的结果，从而，有过电流流过所述半导
体集成电路。这样，会使与这个过电流相对应的过电压加到它的内部电
路。因而，在半导体集成电路内部发生结点击穿、绝缘膜击穿、线路熔
断等，同时也就存在半导体集成电路可能被烧毁的风险。
通常，在半导体外部接线端和其内部电路之间提供静电放电保护元
件，以便保护半导体集成电路免于由于静电的击穿，以及这会成为静电
的绕行路线。利用用于形成半导体集成电路的制造步骤形成这种静电放
电保护元件。这里，想要形成这种元件却不对制成半导体集成电路的过
程增加特别的制造步骤，从而不增加其制造成本。
静电放电保护元件具有适当组合的限流元件与篏压元件。限流元件
是用于限制瞬时流过半导体集成电路的电流的元件，另外，扩散电阻、
多晶硅电阻之类都可以作为限流元件的示例。另一方面，篏压元件是用
于抑制施加与内部电路的电压的元件，二极管、双极晶体管、MOS(金属
氧化物半导体)晶体管、闸流晶体管之类也可以作为篏压元件的示例。
具体地说，闸流晶体管具有作为篏压元件的优势，允许流过过电流。
但是，使得电流开始流动的用于将例如与电源设备一起使用的闸流晶体
管转换到导通状态的触发电压是高电压，因此，在闸流晶体管导通之前，
半导体集成电路的击穿可能性非常高。因而，需要降低触发电压Vtr。
图7示出了在施加静电电涌时，作为静电保护元件的SCR元件所需的
I-V特性的示意图。在图中，SCR元件开始雪崩击穿的电压表示为Vtr，第
一击穿电压表示为Vt1，以及保持电压表示为VH。这里，静电放电保护元
件(i)在施加不超过第一击穿电压(Vt1)的电涌时，必须具有氧化膜
耐受电压(BVox)，以便保护内部电路的栅极氧化膜不被静电电涌击穿，
以及(ii)必须具有超过内部电路的最大操作电压(Vddmax)的保持电
压(VH)，以便防止在常规操作时锁住电路。
作为上述现有技术，例如，引用美国US 6,524,893中描述的技术，
下面将参照图4(a)和图4(b)描述这种技术。图4(a)示出了示意性
横截面视图，以及图4(b)示出了图4(a)的等效电路图。这种技术涉
及利用闸流晶体管的静电放电保护元件，其中获得了触发电压的降低。
在这个公报中描述的闸流晶体管包括用于在低电压将闸流晶体管触发到
导通状态的触发二极管。这种触发二极管具有n型阴极高浓度掺杂区6、p
型阳极高浓度掺杂区4、在此n型阴极高浓度掺杂区6的表面上形成的硅化
物层、在此p型阳极高浓度掺杂区4的表面上形成的硅化物层以及用于电
绝缘区域6和区域4的装置(电绝缘区域)，由此，可以制造这个触发二极
管，而不会在包括形成硅化物的步骤的半导体集成电路制造过程中增加
任何特殊的步骤，特别是摄影(photography)步骤，而且不增加制造成
本。在图4(a)中，标号1表示p型规衬底，1′表示p型阱，2表示n型阱，
3表示浅沟道隔离(STI)，5表示n型阳极高浓度掺杂区，7表示p型阴极高
浓度掺杂区，8表示p型高浓度掺杂区，9表示n型高浓度掺杂区，10a到10f
和11表示硅化物层，12表示侧壁，13表示栅极氧化物薄膜，14表示栅极
多晶硅，15表示氧化物薄膜，16a到16d表示触点，17和18表示金属线，D
表示触发二极管，Rnw表示n型阱的阻抗，Rpw表示p型阱的阻抗，Tr1表示
第一晶体管，以及Tr2表示第二晶体管。
但在引入现代制造步骤以便减少最小处理尺寸时，降低了用于操作
半导体集成电路的电源电压，而且容易发生晶体管中的短沟道效应。为
了防止这种效应，必须增加n型阱和p型阱的杂质浓度，或者必须增加栅
极绝缘体薄膜，结果，降低了栅极绝缘薄膜的绝缘击穿电压。
这样，两种类型阱中杂质浓度的增加，与晶体管的小型化一起导致
了n型阱阻抗Rnw和p型阱阻抗Rpw的减少，从而，在具有传统结构的闸流
晶体管中降低了电压Vtr，按照这一电压，用于将闸流晶体管转换为导通
状态的触发二极管开始工作。
但是，由流过触发二极管的电流数量确定的第一击穿电压Vt1依照阱
浓度被唯一地确定，所以，很难调整这个第一击穿电压Vt1。
因此，就想要使按照其将晶体管转换为导通状态的第一击穿电压Vt1
可以调整，以便可以按照任意类型的步骤制造闸流晶体管，并降低触发
电压Vtr。此外，同样想要抑制在触发二极管的栅极电势处于浮充状态的
情况下发生的闸流晶体管的不稳定操作。
附图说明
图1(a)和(b)是描述实施例1的静电放电保护元件的示意图。
图2(a)和(b)是描述实施例2的静电放电保护元件的示意图。
图3(a)和(b)是描述实施例3的静电放电保护元件的示意图。
图4(a)和(b)是描述现有技术的静电放电保护元件的示意图。
图5(a)和(b)是描述实施例4的静电放电保护元件的示意图。
图6(a)和(b)是描述实施例5的静电放电保护元件的示意图。
图7是在施加静电电涌时，作为静电保护元件的SCR元件所需的I-V特
性的示意图。
图8(a)和(b)是示出了实施例1和现有技术的静电放电保护元件
的TLP测试结果的曲线图。
图9是示出了现有技术的结构的TLP测试结果的曲线图。
图10是按照实施例4示出了在将触发二极管的栅极电极固定在GND电
势的情况下的TLP测试结果的曲线图。
具体实施方式
通常，在半导体衬底上形成本发明的静电放电保护元件。如硅衬底、
硅锗衬底之类都可以作为半导体衬底的例子。这些衬底可以是p或n导电
型的。如硼之类可以作为提供p型杂质的例子，而如磷、砷之类可以作为
提供n型杂质的例子。
在半导体衬底中形成半导体集成电路。只要其中包括MOSFET，并不
具体限制半导体集成电路的类型。除MOSFET之外，如双极晶体管、电容、
电阻之类都可以作为半导体集成电路的元件的例子。
静电放电保护元件至少具有闸流晶体管和用于在低电压将闸流晶体
管触发到导通状态的触发二极管。
触发二极管至少具有n型阴极高浓度掺杂区、p型阳极高浓度掺杂区
以及在两个高浓度掺杂区之间形成的栅极。依照所需的触发二极管的特
性，适当设置n型阴极高浓度掺杂区中的杂质浓度。另一方面，依照想要
的触发二极管的特性，适当设置p型阳极高浓度掺杂区中的杂质浓度。
触发二极管的栅极具有与形成半导体集成电路的MOSFET的栅极相同
的材料。由此，按与MOSFET的栅极相同的步骤形成触发二极管的栅极，
从而可以减少制造步骤的数目。
此外，最好使触发二极管的栅极与GND线、VDD线或用于输入或输出
的信号线相连。
接下来，闸流晶体管具有形成阴极的p型高浓度掺杂区以及形成阳极
的n型高浓度掺杂区。依照想要的闸流晶体管的特性，适当设置p型高浓
度掺杂区中的杂质浓度。另一方面，依照想要的闸流晶体管的特性，适
当设置n型高浓度掺杂区中的杂质浓度。
此外，按照本发明，在p型阱中形成p型高浓度掺杂区，和/或在n型
阱中形成n型高浓度掺杂区。此外，在阱中形成的高浓度掺杂区与电阻相
连。
依照想要的闸流晶体管的特性，适当设置p型阱中的杂质浓度。依照
想要的闸流晶体管的特性，适当设置n型阱中的杂质浓度。
更好的是，与p型高浓度掺杂区和/或n型高浓度掺杂区相连的电阻由
多晶硅制成，在p型衬底中形成静电放电保护元件的情况下，由p型衬底
中的n型阱制成，或者在n型衬底中形成静电放电保护元件的情况下，由n
型衬底中的p型阱制成。从上述电阻中选择电阻，由此，例如可由这个/
这些电阻控制图6(b)中示出的Tr1或Tr2的基极电压。
下面，根据实施例详细描述本发明。
尽管下面在本发明的实施例中描述了利用包含低浓度硼的p型半导体
衬底实施例，下面的描述当然可以用于包含其他杂质的半导体衬底以及n
型半导体衬底。
实施例1
图1(a)是用于描述是按照本发明的实施例1的静电放电保护元件的
具有触发二极管的闸流晶体管的结果的横截面视图。图1(b)是图1(a)
的等效电路图。
在p型硅衬底1中形成n型阱2。在n型阱2的表面上形成p型阳极高浓度
掺杂区4和n型阳极高浓度掺杂区5。在位于n型阱2远处的p型阱1′的表面
上形成p型阴极高浓度掺杂区7和n型阴极高浓度掺杂区6。在p型阳极高浓
度掺杂区4、n型阳极高浓度掺杂区5、p型阴极高浓度掺杂区7以及n型阴
极高浓度掺杂区6的各自表面上形成硅化物层10a到10f，并通过触点16a
到16d与金属线17和18相连。
另一方面，由成为触发二极管D阳极的p型高浓度掺杂区8和成为阴极
和n型阱2的n型高浓度掺杂区9，形成为触发闸流晶体管工作的触发二极
管D。形成半导体集成电路中MOS晶体管的栅极部分的栅极氧化物薄膜13、
栅极多晶硅(栅极电极)14以及由绝缘体构成的侧壁隔板12位于成为触
发二极管D的阳极的p型高浓度掺杂区8的上面，以及位于成为阴极的n型
高浓度掺杂区9的上面。硅化物层11位于栅极多晶硅14的上面，所述硅化
物层11与半导体集成电路的自对准多晶硅化物步骤中的硅上的硅化物层
10a到10f同时形成。在侧壁隔板12的表面上不形成硅化物层，从而，不
能通过硅化物层短路触发二极管D的p型高浓度掺杂区8和成为阴极的n型
高浓度掺杂区9。
如图1(a)所示，在实施例1中，在上述结构中加入了由多晶硅、n
型阱等制成的电阻R1，并位于硅化物层10a和金属线17之间，以便控制第
一击穿电压。
这里，图8(a)和8(b)示出了在将位于硅化物层10a和金属线17之
间的电阻R1设置为40Ω，以及将p型阱1′和n型阱2的总阻抗(Rpw+Rnw)
设置为30Ω的情况下，TLP测试(传输线脉冲测试)的结果。图8(b)是
图8(a)的放大曲线图。这里，按照这个通常用于评价闸流晶体管的特
性的测试，确定在阴极和阳极之间施加脉冲时的I-V特性。正如从图8(a)
清楚看到的那样，可以了解的是将第一击穿电压从没有电阻的现有技术
中的9.5V降低了大约2V到提供了电阻的实施例1中的7.5V。
实施例2
按照本发明第二实施例的图2(a)是用于描述作为图1(a)具有触
发二极管的闸流晶体管的改型静电放电保护元件的结构的横截面视图，
其中由多晶硅、n型阱等制成的电阻R2位于硅化物层10f和金属线18之间。
图2(b)是图2(a)的等效电路图。
实施例3
此外，图3(a)示出了本发明的第三实施例，其中在硅化物10a和金
属线17之间以及硅化物10f和金属线18之间都放置由多晶硅、n型阱等制
成的电阻(R1和R2)。图3(b)是图3(a)的等效电路图。
虽然在上述实施例1到3中描述了触发二极管栅极的栅极电势以与现
有技术中相同的方式处于浮充状态的情况，下面将描述固定栅极电势的
其他类型的实施例。
实施例4
图5(a)示出了本发明的第四实施例，其中触发二极管的栅极多晶
硅14与阴极侧的金属线17相连，而结构的其余部分与图4(a)的现有技
术中相同。也就是说，在图4(a)的现有技术中，触发二极管的栅极多
晶硅14处于浮充状态中，而在实施例4中，触发二极管的栅极多晶硅14与
GND接线端相连。图5(b)是图5(a)的等效电路图。
参照图9和10描述其效果。这里，图9示出了在传统结构中TLP测试的
结果，而图10按照实施例4示出了将触发二极管的栅极电极固定在GND电
势的情况。这里，图9和图10中的电压代表连续三次扫描从0A到100mA的
电流通过静电放电保护元件得到的平均值。
图9示出了在第一次通过闸流晶体管的两个接线端施加电压时和在第
二次施加电压时V-I特性的变化。也就是说，在图9中观察到泄漏电流的
增加(在3.5V为100倍或更高)，而在实施例4(图10)中实现了对泄漏电
流的这种增加的抑制。
在图9中，触发二极管的栅极电极处于浮充状态，由此，要考虑在栅
极氧化物薄膜中由于电压应力引起了一些缺陷。另一方面，在实施例4中，
如图10所示固定触发二极管的栅极电极，栅极氧化物薄膜几乎没有受到
任何作用。也就是说，可以理解的是，具有实施例4的结构的闸流晶体管
的操作变得稳定。
这里，虽然在上面描述了将触发二极管的栅极电极固定在GND电势的
示例，在以VDD电压或通过连接到用于输入或输出的信号线进行栅极电极
的电势的固定的情况下，也可以获得同样的效果。
实施例5
此外，图6(a)示出了作为本发明另一实施例的第五实施例。图6(a)
示出了组合上述第三实施例和第四实施例的结构。在这种结构中，可以
降低闸流晶体管的第一击穿电压Vt1，并可获得稳定的操作。图6(b)示
出了图6(a)的等效电路图。
这里，在上面的描述中，在p型衬底1中，与放置n型阱区域不同的区
域中的CMOS半导体集成电路中，形成具有比p型硅衬底1高的杂质浓度的p
型阱1′。但是，尽管未示出，当然可以在没有形成p型阱1′的结构中获得
以低电平触发的闸流晶体管。
分别在形成栅极电极的同时和在形成n型阱的同时，制造用于控制上
述第一击穿电压、由多晶硅、n型阱等制成、位于硅化物层10a和金属线17
之间或位于硅化物10f和金属线18之间的电阻。因此，在形成半导体集成
电路的全部制造步骤中没有加入任何额外的步骤，从而，没有增加其制
造成本。
按照本发明，通过将电阻插入到阴极、阳极或两者的扩散层中，可
以容易地实现在施加静电电涌时，作为静电放电保护元件的SCR元件所需
的I-V特性。此外，可以通过将触发二极管的栅极电极固定在GND电势，
抑制泄漏电流以及实现稳定的闸流晶体管操作。