背景技术
近来由于磁光盘的记录密度以及记录数据到磁光盘和从磁光盘恢
复数据的数据率增大，从磁光盘再现的信号的S/N(信噪)比降低。
因此正在研究使用特播码记录和再现数据。
图1是根据现有技术的特播编码器实例的框图。图1所示的特播
编码器实例具有第一编码器101，交织器102和第二编码器103。第一
编码器101和第二编码器103为递归系统卷积编码器。交织器102改
变输入数据比特序列的比特排列顺序。如图1所示，输入数据比特序
列u被第一编码器101卷积编码，而且所述经卷积编码的比特序列的
比特排列顺序被交织器102改变。然后，从交织器102提供的输出比
特序列被第二编码器103卷积编码，经编码的数据比特序列yk从第二
编码器103输出。
图2是根据现有技术的信息记录和再现装置200实例的框图。信
息记录和再现装置200是使用磁光(MO)盘221作为记录介质的光
盘装置200。光盘装置200具有记录和再现系统202，将数据写入磁光
盘221的写系统201，以及从磁光盘221读出记录数据的读系统203。
记录和再现系统202具有光盘头，这个光盘头包含光束输出单元(例
如，激光二极管(LD))和光电检测器，以及按预定角速度旋转磁光
盘221的光盘驱动结构222。
写系统201具有编码器211，MUX和删截块212，交织器213和
LD驱动电路214。图3是根据现有技术的写系统的编码器211实例的
框图。编码器211是递归系统卷积编码器，例如其具有延迟单元311
和312以及两个或非门315和316。图3所示的编码器生成奇偶校验
位序列pk，其对应将借助约束长度3卷积编码用户数据序列uk所记
录的用户数据序列uk。图2所示的MUX和删截块212根据预定规则
组合用户数据序列uk与编码器211生成的奇偶校验位序列pk，并从
组合的序列中删除数据位以生成经删截的编码数据位序列ai。从上述
的组合序列中删除数据位称为删截功能。交织器213基于预定规则改
变从MUX和删截块212提供的编码数据位序列ai的位序以生成经编
码的数据位序列ci。
LD驱动电路214基于编码数据位序列ci控制和驱动记录和再现
系统202中的光束输出单元，而光束输出单元提供光束。因此，信号
借助从光束输出单元提供的光束被写入磁光盘221。
信息记录和再现装置200的读系统203主要有放大器231、AGC
(自动增益控制器)232、低通滤波器233、均衡器234、模数变换器
235、存储器236、重复解码器237以及控制器238。从记录和再现系
统202中的光电检测器提供的MO信号223借助放大器231、AGC 232、
低通滤波器233和均衡器234被均衡，以近似成为理想的部分响应波
形(PR波形)。因此，在均衡器234的输出端来自磁光盘221的MO
再现信号233实际上等同于通过部分响应(PR)信道的编码信号。因
此，写系统中的编码器211以及PR信道的实际编码功能(通过该PR
信道编码交织器213的输出)构成了图1所示的特播编码器。也就是
说，图1所示的第一编码器101对应图2所示的编码器211以及MUX
和删截块212，图1所示的交织器102对应图2所示的交织器213，而
图1所示的第二编码器103对应图2所示的PR信道250。
此外，在读系统203中，从均衡器234输出的信号以预定周期被
模数变换器235转换为数字值(抽样值)。于是，从模数变换器235
顺序输出的抽样值yi被存储到存储器236。接着，存储器236中存储
的抽样值yi被重复解码器237解码(特播解码)。控制器238控制重
复解码器237的运算和解码条件。
用于解码特播码的方法有MAP(最大后验概率)解码方法，等等。
然而，由于MAP解码方法需要较高的计算难度，使用MAP解码方法
解码特播码的解码器需要复杂和大规模的电路。因此，不容易提高这
种用于解码特播码的解码器的运算速度。
图4是在图2所示的重复解码器237由单个特播解码器组成的情
况下，解码特播码的解码方法。每个数据块401和402分别为被图2
所示的交织器213交织的一个交织单位，也就是说，该数据块是将通
过特播编码过程被特播编码的一个单位。图4所示的水平轴表示过去
的时间。
在图4中，在时刻t1将数据块401的起始提供给图2所示的存储
器236，并在时刻t2将整个数据块401存储到存储器236。图2所示
的重复解码器237从时刻t2开始解码数据块401。接着，在时刻t2将
数据块402的起始提供给存储器236，并在时刻t3将整个数据块402
存储到存储器236。然而，由于图2所示的重复解码器237当前正在
解码数据块401，所以重复解码器237在时刻t3不能开始解码数据块
402。
在时刻t4，重复解码器237完成数据块401的解码，开始输出数
据块401的解码数据。同时，重复解码器237从时刻t4开始解码数据
块402，并在时刻t5完成对数据块402的解码。接着，重复解码器237
在时刻t5开始输出数据库402的解码数据。
如上所述，如果图2所示的重复解码器237由一个特播解码器构
成，就不可能在数据块到达存储器236时立刻开始解码连续到达存储
器236的数据块。因此，下一个数据块的开始解码需要等到完全解码
了当前数据块之后才能进行，所以后续数据块必须保存在存储器236
中。因此，处理时间被延长，无法连续从重复解码器237输出数据。
另一方面，为解决上述问题，如果在重复解码器237中提供多个
同样的特播编码器，就有可能并行解码多个数据块。因此，就能缩短
处理时间，而且能在数据块到达存储器236时开始处理连续到达存储
器236的数据块。然而，如果在重复解码器中提供多个特播解码器，
将增大电路尺寸和解码器的成本。
具体实施方式
下面参考图5至图11解释本发明的实施例。
首先参考图5解释本发明的原理。
图5是根据本发明用于特播码的重复解码方法的原理。根据本发
明，特播解码电路由两部分组成，其中一部分计算前向路径概率和后
向路径概率，而另一部分计算转移度量(branch metric)和对数似然
比。根据本发明，计算转移度量和对数似然比的部分具有的电路数等
于并行执行的处理数，而计算前向路径概率和后向路径概率的部分具
有的电路数因共用电路而少于并行执行的处理数。
图5还示意了根据本发明的特播解码过程的时序，其中两个数据
块同时接受处理。解码器电路A和B计算转移度量和对数似然比，而
共用电路C以时分形式计算前向路径概率和后向路径概率。
在图5中，时刻t1输入数据块401的起始到图2所示的存储器236，
并在时刻t2存储整个数据块401的数据到存储器236。重复解码器237
中的解码器A从时刻t2开始解码数据块401。为解码数据块401，前
向路径概率和后向路径概率在共用电路C计算，而解码器电路A利用
由共用电路C计算的前向路径概率和后向路径概率重复解码数据块
401。当在时刻t4完成了对数据块401的重复解码过程时，从时刻t4
输出数据块401的解码数据。
另一方面，在时刻t2输入数据块402的起始到图2所示的存储器
236，并在时刻t3存储整个数据块402的数据到存储器236。在时刻t3，
由于共用电路C已经完成了对数据块401的前向路径概率和后向路径
概率的计算，因此共用电路C能如上所述对数据块402计算前向路径
概率和后向路径概率。解码器电路B利用由电路C计算的前向路径概
率和后向路径概率重复解码数据块402，然后在时刻t5完成重复解码
过程。接着，从时刻t5输出数据块402的解码数据。
如上所述，在时刻t3和时刻t4之间并行执行数据块401的解码过
程和数据块402的解码过程。因此，解码过程所需的时间得以缩短。
此外，由于对数据块401和数据块402的前向路径概率和后向路径概
率是由解码器中的共用电路C交替计算的，因此可防止增大解码器电
路的电路尺寸。
接着，参考图6至图9解释本发明的一个实施例。
首先，参考图6和图7解释使用单个特播解码器的特播解码方法。
图6是图2所示的重复解码器237实施例的解码器600。图6特别
示意了使用单个特播解码器解码特播码的特播解码器框图。图6所示
的解码器600主要拥有PR-MAP(部分响应-最大后验概率)解码器
610，解码通过PR信道实际编码的再现信号；CODE-MAP解码器620，
解码由图2所示的编码器211编码的信号；解交织器630，重新改变
图2所示的交织器213交织的数据顺序为数据的原始顺序；以及交织
器640，如交织器213那样改变数据的顺序。
PR-MAP解码器610主要拥有计算转移度量的γ计算块611，计
算前向路径概率的α计算块612，计算后向路径概率的β计算块613，
以及计算对数似然比的LLR(ci)计算块614。此外，在α计算块612
和LLR(ci)计算块614之间布置α存储器615以暂时存储由α计算
块612计算的结果。减法器650从PR-MAP解码器610输出的对数似
然比LLR(ci)617中减去交织器640输出的在先概率值628。接着，
通过解交织器630提供对数似然比LLR(ci)617给CODE-MAP解
码器620中的解删截块621作为在先概率值616。
CODE-MAP解码器620主要拥有解删截块621，将表示概率0的
位插入到解删截块621的输入信号中的解删截位中，这些解删截位是
由MUX和删截块212解删截的；γ计算块622计算转移度量；α计
算块623计算前向路径概率；β计算块624计算后向路径概率；以及
LLR(uk)，LLR(pk)计算和删截块625计算对数似然比。此外，
在β计算块624和LLR(uk)，LLR(pk)计算和删截块625之间布
置β存储器626，暂时存储由β计算块624计算的结果。减法器660
从CODE-MAP解码器620输出的对数似然比LLR(ai)627中减去
CODE-MAP解码器620的在先概率值616，接着通过交织器640提供
对数似然比LLR(ai)627给PR-MAP解码器610中的γ计算块611
作为在先概率值628。
图7是循环过程的一个处理周期的流程图。因此，当执行两次重
复解码时需要两次执行图7所示的操作。
在图7中，示意了是如何沿过去的时间线使用在PR-MAP解码器
610和CODE-MAP解码器620中提供的每个计算块的。
首先，当提供数据块1给图2所示的读系统203中的存储器236
时，开始数据块1的解码。
在图7所示的时间间隔(a)期间，在步骤S11，PR-MAP解码器
610中的γ计算块计算转移度量。接着在步骤S12，α计算块612计算
前向路径概率，同时在步骤S13，存储前向路径概率的结果到α存储
器615。因此，当存储数据块1到图2所示的存储器236时，前向路
径概率的结果被存储到α存储器615。
在图7所示的时间间隔(b)期间，在步骤S21，PR-MAP解码器
610中的γ计算块611计算转移度量。接着在步骤S22，β计算块613
计算后向路径概率，同时在步骤S23，LLR(ci)计算块614计算对数
似然比，同时从α存储器615中读出前向路径概率的计算结果，这个
计算结果是在时间间隔(a)期间计算并存入α存储器615的。接着，
减法器650从计算的对数似然比中减去在先概率628，然后生成由图6
所示的解交织器630解交织的数据块702。
由于α计算块612对前向路径概率的计算先于β计算块613对后
向路径概率的计算，因此就能提早开始计算前向路径概率。
接着，在时间间隔(c)期间，在步骤S31，由CODE-MAP解码
器620中的解删截块621插入位到解交织的数据库702中，接着
CODE-MAP解码器620中的γ计算块622利用经解交织和插入位的
数据计算转移度量。接着在步骤S32，β计算块计算后向路径概率，
同时在步骤S33，后向路径概率的结果被存储到β存储器626。
在图7所示的时间间隔(d)期间，在步骤S41，CODE-MAP解
码器620中的γ计算块622利用从CODE-MAP解码器620的解删截
块621提供的经解交织和插入位的数据计算转移度量。接着在步骤
S42，α计算块623计算前向路径概率，同时在步骤S43，LLR(uk)，
LLR(pk)计算和删截块625计算对数似然比，同时从β存储器625
读出后向路径概率的计算结果。接着，以如同MUX和删截块612的
相同方式从计算结果中删除位。减法器660从计算的对数似然比627
中减去在先概率616。接着，生成由图6所示的交织器640交织的数
据块703。
在CODE-MAP解码器620中，以与PR-MAP解码器610的相同
方式计算前向路径概率和后向路径概率。然而，考虑到再现数据的顺
序，后向路径概率的计算先于前向路径概率。
如上所述，参考图7描述了重复过程的一个处理周期的流程图。
如果重复次数等于或大于两次，则PR-MAP解码器610如上所述进行
解码。
接着，重复PR-MAP解码器610和CODE-MAP解码器620的解
码，最后从LLR(uk)，LLR(pk)计算和删截块625提供的输出信
号值LLR(uk)的每个符号与图2所示的重复解码器237解码的再现
数据相同。
接着，参考图8和图9解释本发明的一个实施例，其中特播解码
过程由多个解码器同时执行。
图8是根据本发明的重复解码器237实施例的解码器800的框图。
图8特别示意了利用两个解码器801和802解码特播码的解码器800。
图8所示的组件对应图6所示具有相同附图标记的组件。例如，图8
所示的γ计算块611A和γ计算块611B与图6所示的γ计算块611为
相同组件。
在图8中，解码器电路A801等同于从图6所示的解码器电路600
中去除α计算块612、β计算块613、α计算块623和β计算块624后
的电路。解码器电路B802也等同于从图6所示的解码器电路600中
去除α计算块612、β计算块613、α计算块623和β计算块624后的
电路。电路803主要有转换块810和811，α计算块812、β计算块
813、转换块814和815，α计算块816、β计算块817。每个转换块
801、811、814和815均有两个输入端和一个输出端，它们被控制以
便根据从图2所示的控制器238提供的控制信号820，将输入到两个
输入端的其中一个信号提供给输出端。
图9是用于解码特播码的重复过程的一个处理周期的流程图，这
个过程是在具有图8所示的解码器电路A801和解码器电路B802的
解码器800中执行的。因此，当执行两次重复解码时，由解码器A801
和解码器电路B802执行的图9所示的操作需要执行两次。
图9中的步骤对应具有图7所示的相同附图标记的相同步骤。例
如，图9所示的每个步骤S11A和S11B是在图7所示的步骤S11中执
行相同操作的步骤。
首先，当数据块1提供给图2所示的存储器236时，开始数据块
1的解码。
在图9所示的时间间隔(a)期间，转换块810受控制器238的输
出820的控制以选择从γ计算块611A提供的输入信号作为输出信号。
在解码器电路A801，在步骤S11A，PR-MAP解码器610A中的γ计
算块611A利用存储器236中存储的数据块1计算转移度量。接着，
在步骤S12A，电路803中的α计算块计算前向路径概率，同时在步骤
S13A，存储前向路径概率的结果到α存储器615A。因此，当数据块1
存储到图2所示的存储器236时，前向路径概率的结果存储到α存储
器615A。
在图9所示的时间间隔(b)期间，转换块810受控制器238的输
出820的控制，以选择从γ计算块611B提供的输入信号作为输出信号，
而转换块811受控选择从γ计算块611A提供的输入信号作为输出信
号。
在解码器电路A801，在S21A，PR-MAP解码器610A中的γ计
算块611A利用图2所示的存储器236中存储的数据块1计算转移度
量。接着在步骤S22A，β计算块813计算后向路径概率，同时在步骤
S23A，由LLR(ci)计算块614A计算对数似然比，同时从α存储器
615A读出前向路径概率的计算结果，这个计算结果在时间间隔(a)
期间计算并存储到α存储器615A的。接着，减法器650A从计算的对
数似然比中减去在先概率628A，接着生成由图8所示的解交织器630A
解交织的数据块702A。
在解码器电路B802，在步骤S11B，PR-MAP解码器610B中的
γ计算块611B利用图2所示的存储器236中存储的数据块2计算转移
度量。接着在步骤S12B，电路803中的α计算块812计算前向路径概
率，同时在步骤S13B，前向路径概率的结果存储到α存储器615B。
因此，当数据块2存储到图2所示的存储器236时，前向路径概率的
结果存储到α存储器615B。
在图9所示的时间间隔(c)期间，转换块811受控制器238的输
出820的控制以选择从γ计算块611B提供的输入信号作为输出信号。
另一方面，转换块815受控制器238的输出820的控制以选择从γ计
算块622A提供的输入信号作为输出信号。
在解码器电路A801，在步骤S31A，由CODE-MAP解码器620A
中的MUX和删截块621A插入位到经解交织的数据块702A中，接着，
CODE-MAP解码器620A中的γ计算块622A利用经解交织和插入位
的数据计算转移度量。接着在步骤S32A，β计算块817计算前向路径
概率，同时在步骤S33A，前向路径概率的结果存储到β存储器626A。
在解码器电路B802，在步骤S21B，PR-MAP解码器610B中的
γ计算块611B利用图2所示的存储器236中存储的数据块2计算转移
度量。接着在步骤S22B，β计算块813计算后向路径概率，同时在步
骤S23B，由LLR(ci)计算块614B计算对数似然比，同时从α存储
器615B读出前向路径概率的计算结果，这个结果是在时间间隔(b)
期间计算并存储到α存储器615B中的。接着，减法器650B从计算的
对数似然比中减去在先概率628B，接着生成由图8所示的解交织器
630B解交织的数据块702B。
接着，在图9所示的时间间隔(d)期间，转换块814受控制器
238的输出820的控制以选择从γ计算块622A提供的输入信号作为输
出信号，而转换块815受控选择从γ计算块622B提供的输入信号作为
输出信号。
在解码器电路A801，在步骤S41A，CODE-MAP解码器620A中
的γ计算块622A利用从CODE-MAP解码器620A中的解删截块621A
提供的经解交织和插入位的数据计算转移度量。接着，在步骤S42A，
α计算块816计算前向路径概率，同时在步骤S43A，由LLR(uk)，
LLR(pk)计算和删截块625A计算对数似然比，同时从β存储器626A
读出后向路径概率的计算结果。接着，以如同MUX和删截块212的
相同方式从计算结果中删除位。接着，减法器660A从计算的对数似
然比627A中减去在先概率616A，然后生成由图8所示的交织器640A
交织的数据块703A。
在解码器电路B802，在步骤S31B，由CODE-MAP解码器620B
中的MUX和删截块621B插入位到经解交织的数据块702B中，接着
CODE-MAP解码器620B中的γ计算块622B利用经解交织和插入位
的数据计算转移度量。接着在步骤S32B，β计算块817计算后向路径
概率，同时在步骤S33B，后向路径概率的结果存储到β存储器626B。
接着在图9所示的时间间隔(e)期间，转换块814受控制器238
的输出820的控制以选择从γ计算块622B提供的输入信号作为输出信
号。
在解码器电路B802，在步骤S41B，CODE-MAP解码器620B中
的γ计算块622B利用从CODE-MAP解码器620B的解删截块621B
提供的经解交织和插入位的数据计算转移度量。接着在步骤S42B，α
计算块816计算前向路径概率，同时在步骤S43B，由LLR(uk)，
LLR(pk)计算和删截块625B计算对数似然比，同时从β存储器626B
读出后向路径概率的计算结果。接着，以如同MUX和删截块212的
相同方式从计算结果中删除位。接着，减法器660B从计算的对数似然
比627B中减去在先概率616B。然后生成由图8所示的交织器640B
交织的数据块703B。
如前所述，由于提供了计算前向路径概率和后向路径概率的解码
器电路A801，解码器电路B802和电路803，而且电路803能被解码
器电路A801和解码器电路B802时分使用，因此这两个特播解码器
能同时解码特播码。此外，通过共用电路803计算前向路径概率和后
向路径概率，相比图6所示提供双解码器电路600的情况能减小重复
解码器237的电路尺寸。
接着，参考图10和图11解释本发明的另一个实施例。
图10是根据本发明的重复解码器237实施例的解码器1000的框
图。图10特别示意了利用解码器C1001和解码器D1002以及解码器
电路A801和解码器电路B802并行解码特播码的解码器1000。在图
10中，解码器1000主要有四个解码器801、802、1001和1002，共用
电路803和1003，转换块1004、1005、1006和1007，α存储器615A，
α存储器615B，β存储器626A，以及β存储器626B。
图10所示的组件对应具有图8所示的相同附图标记的组件。此外，
新添加的解码器电路C1001与解码器电路A801相同，新添加的解码
器电路D1002与解码器电路B802相同，而共用电路1003与共用电
路803相同。每个转换块1004、1005、1006和1007均有两个输入端
和一个输出端，而且受从控制器238提供的控制信号1010的控制以选
择其中一个输入信号作为输出信号。
在这个实施例中，解码运算由解码器电路A、B、C和D并行执
行。此外，由于α存储器615A和β存储器626A被解码器电路A和C
共用，而α存储器615B和β存储器626B被解码器电路B和D共用，
因此减小了解码器1000的电路尺寸。
图11是在分别使用α存储器615A，β存储器626A，α存储器615B
和β存储器626B的时间间隔。
在图11所示的时间间隔(a)期间，转换块1004受控制器238的
输出1010的控制以选择从共用电路803提供的输入信号作为输出信
号。因此，α存储器615A被解码器电路A使用。
在图11所示的时间间隔(b)期间，转换块1004受控制器238的
输出1010的控制以选择从共用电路803提供的输入信号作为输出信
号，而转换块1005受控选择从共用电路803提供的输入信号作为输出
信号。因此，α存储器615A被解码器电路A使用，而α存储器615B
被解码器电路B使用。
在图11所示的时间间隔(c)期间，转换块1006受控制器238的
输出1010的控制以选择从共用电路803提供的输入信号作为输出信
号，而转换块1005受控选择从共用电路803提供的输入信号作为输出
信号，转换块1004受控选择从共用电路1003提供的输入信号作为输
出信号。因此，β存储器626A被解码器电路A使用，而α存储器615B
被解码器电路B使用，α存储器615A被解码器电路C使用。
在图11所示的时间间隔(d)期间，转换块1006受控制器238的
输出1010的控制以选择从共用电路803提供的输入信号作为输出信
号，而转换块1007受控选择从共用电路803提供的输入信号作为输出
信号，转换块1004受控选择从共用电路1003提供的输入信号作为输
出信号，而转换块1005受控选择从共用电路1003提供的输入信号作
为输出信号。因此，β存储器626A被解码器电路A使用，β存储器
626B被解码器电路B使用，α存储器615A被解码器电路C使用，而
α存储器615B被解码器电路D使用。
在图11所示的时间间隔(e)期间，转换块1007受控制器238的
输出1010的控制以选择从共用电路803提供的输入信号作为输出信
号，转换块1006受控选择从共用电路1003提供的输入信号作为输出
信号，而转换块1005受控选择从共用电路1003提供的输入信号作为
输出信号。因此，β存储器626B被解码器电路B使用，β存储器626A
被解码器电路C使用，而α存储器615B被解码器电路D使用。此外，
如同在时间间隔(a)期间那样，α存储器615A被解码器电路A使用。
在图11所示的时间间隔(f)期间，转换块1006受控制器238的
输出1010的控制以选择从共用电路1003提供的输入信号作为输出信
号，而转换块1007受控选择从共用电路1003提供的输入信号作为输
出信号。因此，β存储器626A被解码器电路C使用，而β存储器626B
被解码器电路D使用。此外，如同在时间间隔(b)期间那样，解码
器电路A和B使用相同的存储器。
在图11所示的时间间隔(g)期间，转换块1007受控制器238的
输出1010的控制以选择从共用电路1003提供的输入信号作为输出信
号。因此，β存储器626B被解码器电路D使用。此外，如同在时间
间隔(c)期间那样，解码器电路A、B和C使用相同的存储器。
如上所述，α存储器615A，β存储器626A，α存储器615B和β
存储器626B能被解码器电路A、B、C和D时分共用以便不会被不同
解码器同时使用。因此，通过借助解码器电路共用存储器，相比提供
两倍图8所示数量的存储器和解码器电路，能减少解码所用的存储器
数量。
本发明并不局限于具体公开的实施例，而且不用偏离本发明的范
围可进行变化和修改。