形成埋层电极板的方法 【技术领域】
本发明涉及一种形成埋层电极板(Buried Plate)的方法，特别有关于一种以半球形晶硅粒(Hemispherical silicon Grain；HSG)借由驱入回火(Drive InAnneal)在动态随机存取存储器(Dynamic Random Access Memory；DRAM)的沟槽电容器(trench capacitor)中形成埋层电极板的方法。
背景技术
目前在半导体随机存取存储器(semiconductor Integrated circuits)的制程中，特别是64以及256Mb存储晶片的制作，已广泛以深沟槽(deep trench)定义储存电容器(storage capacitors)。该储存电容器的基本构造是为一形成于掺杂的硅基板中的深沟槽，且该深沟槽的整个内部表面全面形成一介电层，且该深沟槽内部是以掺杂多晶硅(doped silicon)填满，该掺杂多晶硅/介电层/掺杂多晶硅则形成所谓的储存电容器。随着电容器尺寸的持续细微化，上述介电层的厚度亦必须随着缩小以保持其电容值，因此整个介电层的电压亦必须大幅缩小以避免不期望的电压崩溃效应(voltage breakdown effect)。为了达成电压减小，因而在上述储存电容器底部地周围形成一掺杂区域(doped area)，也就是所谓的埋层电极板。
目前一般的沟槽式动态随机存取存储器装置中埋层电极板的形成方法，如图1a-1h所示，首先，在一具有垫层结构A(pad stacked layer)的半导体基底100上，在既定位置形成一深入基底的沟槽140、其中垫层结构A是包含一垫氧化层130以及一垫氮化层120。接着，在该沟槽上半部形成如图1a所示的保护层110后，以蚀刻扩大该沟槽未被该保护层覆盖的下半部而形成图1b所示的瓶型沟槽150。
接下来，如图1c及1d所示，沿着该保护层110以及该瓶型沟槽150的侧壁及底部依序形成一掺杂砷的二氧化硅玻璃(Arsenic Doped Silicon DioxideGlass；ASG)层160以及一四乙氧基硅烷(TEOS)层170，然后进行驱入(drivein)而在该瓶型沟槽的侧壁内部形成图1e所示的内部电极板180。
然后，如图1f所示移除掺杂砷的二氧化硅玻璃层160以及四乙氧基硅烷层170后，全面在该保护层110以及该瓶型沟槽150的侧壁及底部沉积形成图19所示的半球形硅晶粒190层，最后，如图1h所示，移除位于该保护层上的半球形硅晶粒层，而保留位于该瓶型沟槽侧壁及底部上的半球形硅晶粒层。
然而，上述传统制程，在目前制程窗口(Process Window)越来越细小的前提下，由于必须在非常细微的沟槽中依序形成掺杂砷的二氧化硅玻璃层、以及四乙氧基硅烷层，很容易在沟槽中造成突悬(overhang)，对瓶型沟槽后续制程是不利的，易增加制程的困难度，因而传统方法已逐渐不适用。
【发明内容】
本发明的目的是为了提供一种能避免公知突悬问题的埋层电极板的制造方法，该方法能减少形成埋层电极板所需的步骤，以形成品质良好的沟槽电容器。
本发明的目的可通过如下措施来实现：
一种形成埋层电极板的方法，适用于一具有垫层结构的基底，且该基底的既定位置上形成一深入基底的瓶型沟槽，包括下述步骤：
(a)沿着该瓶型沟槽周围的垫层结构以及该瓶型沟槽上半部的侧壁上形成一保护层；
(b)沿着该保护层以及该瓶型沟槽的侧壁及底部上形成掺杂半球形晶硅粒层；
(c)移除位于该保护层上的半球形晶硅粒层，而保留位于瓶型沟槽的下半部的侧壁及底部上的半球形晶硅粒层；
(d)在该保护层上形成覆盖层；以及
(e)进行驱入使掺杂于半球形晶硅粒层的离子扩散到硅基底中而于该瓶型沟槽的下半部的侧壁的内部形成埋层电极板。
上述方法还包括一移除该覆盖层的步骤。
所述的掺杂于半球形晶硅粒层的杂质为砷。
所述的覆盖层为四乙氧基硅烷。
所述的保护层为氮化硅。
所述的垫层构造包括一垫氧化层以及一垫氮化层。
所述的垫层构造是以化学气相沉积进行。
一种形成埋层电极板的方法，适用于一半导体基底，包括下述步骤：
(a)依序在该基底上形成一垫层结构；
(b)设置该垫层结构及该基底，而在该基底的既定位置上形成一深入基底的沟槽；
(c)形成一保护层覆盖该垫氮化物层以及该沟槽侧壁的上半部；
(d)在该沟槽下半部形成一瓶型沟槽；
(e)沿着该保护层以及该瓶型沟槽的侧壁形成掺杂的半球形晶硅粒层；
(f)移除位于该保护层上的半球形晶硅粒层而保留位于该瓶型沟槽侧壁上的半球形晶硅粒层；
(g)在该保护层上形成一覆盖层；以及
(h)对位于瓶型沟槽的半球形晶硅粒层施加驱入，使半球形晶硅粒层中掺杂的离子往硅基底扩散而在瓶型沟槽侧壁中形成埋层电极板。
上述方法还包括一移除该覆盖层的步骤。
所述的掺杂于半球形晶硅粒层的杂质为砷。
所述的覆盖层为四乙氧基硅烷。
所述的保护层为氮化硅。
所述的步骤(a)所形成的垫层构造包括一垫氧化层，以及一垫氮化层。
所述的垫层构造是以化学气相沉积进行。
本发明相比现有技术具有如下优点：
本发明提供的形成埋层电极板的方法，借由省略形成掺杂砷的二氧化硅玻璃的步骤，而以掺杂的半球形晶硅粒做为形成埋层电极板的离子来源，上述方法既能避免公知技术中必须形成掺杂砷的二氧化硅玻璃、四乙氧基硅烷以及保护层在沟槽中，容易导致突悬的问题，同时因为减少制程步骤、而节省制造成本及时间，对动态随机存取存储器(DRAM)整体制程的微细化，尤其是小于0.11μm具有具体的功效。
【附图说明】
图1a-1h为公知技术制造埋层电极板的制程剖面图。
图2a-2g为本发明的实施例的形成埋层电极板方法的制程剖面图。
具体的实施方式
请参阅图2a-2g，其显示本发明的实施例的形成埋层电极板方法的制程剖面图。
首先，提供一半导体基底200，例如由硅材质组成，为方便说明起见，在此以一硅基底为例。接着，在该半导体基底200上形成一垫层构造A，例如以化学气相沉积(Chemical Vapor Deposition；CVD)依序沉积氧化硅层230在半导体基底200表面，及沉积一绝缘层如氮化硅层220在氧化硅层230的表面，该垫层构造A在此是作为用于深沟槽蚀刻步骤的硬罩幕。
接着，在该垫叠层构造A内形成一罩幕开口，以暴露出部分半导体基底表面，例如可先利用光阻材料的涂布及曝光显影等微影制程形成一光阻图案在该垫叠层构造表面，然后再利用反应性离子蚀刻(Reactive Ion Etching；RIE)或电浆蚀刻(Plasma Etching)等蚀刻该垫叠层构造以形成一罩幕开口。接下来，以电浆蚀刻该罩幕开口露出半导体基底，因而形成如图2a所示的沟槽240。上述形成沟槽的方法是包括如反应离子蚀刻法以及电浆蚀刻等的非等向性干蚀刻(Anisotropic Dry Etching)。
接下来，沿着该沟槽的侧壁及底部形成一绝缘材料层后，将该沟槽的下半部以光阻材料填满并进行曝光，然后移除该曝光的光阻材料部分，同时移除位于该沟槽下半部侧壁上的绝缘材料层，而如图2a所示，在该沟槽240的上半部的侧壁上形成一保护层210，其材料是择自绝缘材料，例如二氧化硅(SiO2)、氮化硅(SiN)等，而其厚度为100A左右。上述保护层是用以保护该沟槽的上半部，防止在后续的驱入步骤损及硅基底。其中该保护层的厚度以及覆盖沟槽上半部的深度，并无特别限制，视制程所需而定。
然后，针对该沟槽240的未被该保护层210覆盖的下半部进行湿蚀刻，而形成一直径扩大的图2b所示的瓶型沟槽250。接着，形成掺杂有砷(As)的半球形晶硅粒层290以覆盖该保护层210以及整个沟槽侧壁及底部，如图2c所示。
接着，如图2d所示，以等向性干蚀刻方法移除位于该保护层210上的半球形晶硅粒层，而保留位于该瓶型沟槽250侧壁及底部的半球形晶硅粒层后，以低压化学气相沉积方法形成四乙氧基硅烷覆盖层270覆盖该保护层210及半球形晶硅粒层290，如图2e所示。该覆盖层270的形成是在进行回火驱入时使半球形晶硅粒中的砷可以单方向扩散到瓶形沟槽250的侧壁。
然后，对该半球形晶硅粒层290进行驱入，使掺杂在半球形晶硅粒层中的离子扩散(out diffuse)到该瓶型沟槽250的侧壁上，在该瓶型沟槽250的下半部的周围形成如图2f所示的埋层电极板280。上述驱入的方法是以回火驱入方法进行。
在完成上述形成的埋层电极板后，亦可视需要以传统方法，如图2g所示移除该四乙氧基硅烷覆盖层270。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求书所界定者为准。