半导体芯片的高散热微小封装体 【技术领域】
本发明涉及一种半导体芯片的封装体，特别是一种半导体芯片的高散热微小封装体。
【背景技术】
一般而言，在习知的半导体芯片立体封装技术中，常见如图1所示的结构，一般应用于TEBGA、IIQFP等，其主要的结构特征是于一基板1’上，以接合剂23’接合一芯片2’，再以打线技术于芯片2’的脚垫21’与基板1’用金线22’互相接合，另以一散热板3’覆盖住芯片2’与其金线22’，在散热板3’外围再以封胶5’封装起来。由于此法必须在芯片2’外加一散热片3’，因而无法达到小而薄的目标。
另一习用作法如图2所示，一般应用于EBGA、TBGA等，其主要结构特征是将基板与铜板结合，并利用铜板作为散热源：先将一基板1’与铜板4’贴合，并在基板1’上开一孔(图中未示)使芯片2’置于孔内并贴于铜板4’上，再以金线22’导通芯片2’的脚垫21’与基板1’来输出芯片2’功能。然此法由于芯片2’必须设于整个封装体的下方位置，故在设计基板1’表面植设锡球12’时得考虑该芯片尺寸及焊线的位置区域，以致无法有效缩小整个封装件的体积。
【发明内容】
有鉴上述习用组合构结技术的缺点，本发明的首要目的是提供一种半导体芯片的高散热微小封装体，以导线架来充当散热片，可有效地减个整体的体积，尤其是厚度。
本发明地次要目的是提供一种半导体芯片的高散热微小封装体，应用上述的导线架结构取代铜板或散热片，可降低成本。
本发明的又一目的是提供一种半导体芯片的高散热微小封装体，可充分利用基板的可制作高密度线路的特性制作出高脚数的封装体。
本发明提供一种半导体芯片的高散热微小封装体，包括一导线架及一基板；其特征在于：
该导线架中央设有凹入的平台形芯片座，在该芯片座四周设为镂空的镂空槽孔，仅以数片支撑带将芯片座连接至导线架；
该基板贴合于该导线架下方，该基板上设有高密度线路及多数脚垫及锡球，
一芯片，该芯片以接合剂接合于导线架的芯片座上方，并以金线连接芯片的脚垫与该基板的脚垫，以达到其功能输出的目的，且该芯片运作时产生的热量可藉由芯片座经支撑带传导到导线架的其他区域散发，达到高散热的功能；再以封胶填于镂空槽孔并包覆金线与导线架的部分表面。
本发明的半导体芯片的高散热微小封装体，主要以一导线架与一基板组合而成，并利用基板的凹入芯片座承置芯片，以有效地提升整个封装体的I/O(Input/Output)脚数及其功能，并利用导线架充当散热片，以降低成本，且可令封装体的整体体积小而薄同时具有高散热功能。
兹将上述的构造，配合附图及较佳实施例述明如下：
【附图说明】
图1是习用的使用散热片半导体芯片封装体的结构示意图。
图2是习用的另一半导体芯片封装体结构示意图。
图3是本发明半导体芯片封装体的结构示意图。
图4是本发明半导体芯片封装体的结构剖视示意图。
【具体实施方式】
首先请参阅图3、图4所示，本发明的半导体芯片的高散热微小封装体包含：
一导线架1，该导线架1以蚀刻程序制作出一凹入的芯片座11的平台，在该芯片座11四周设为镂空的镂空槽孔13仅留有数片支撑带12连接至导线架主体；
一基板3，该基板3可应用于高密度线路的制作，以达到高脚数的需求，该基板3贴合于该导线架1下方，该基板3上设有高密度线路及多数脚垫31及锡球32，并将该脚垫31制作于相对于导线架1的镂空槽孔13位置，以接合金线22；
一芯片2，该芯片2以接合剂23正向接合于导线架1的芯片座11上，并以打线技术将金线22打在芯片脚垫21与基板3上的预留脚垫31上，以达到其功能输出的目的，且该芯片2运作时产生的热量可藉由芯片座11经支撑带12传导到导线架1的其他区域散发，达到高散热的功能；
根据上述结构将导线架1与基板3接合后，将芯片2接合于导线架1的芯片座11上，并以打线技术将芯片脚垫21与基板3的脚垫31及表面植设的锡球32间以金线22连接导通，最后以封胶4填于镂空槽孔13并包覆金线22与导线架1的部分表面区域。
综上所述，本发明以微型封装技术将导线架与基板结合一体，使整体封装体可不需使用铜板或用散热板而达到超薄形态，同时兼可满足高脚数需求；芯片运作时产生的热量可藉由导线架传导出去，以达高散热的功效。