具有静电放电防护的封装基板 【技术领域】
本发明涉及一种封装基板，具体地说，本发明涉及一种具有静电放电防护的封装基板。
背景技术
集成电路的工作电压通常为5伏特或更小，当集成电路承受较高的电压时，通常会损坏该集成电路。对于因为摩擦、感应、接触等产生的静电，目前现有的芯片中，仅有少数会在其内部加入静电保护电路的设计，以防护静电对芯片的损害。大多数的芯片并没有该静电保护电路的设计。
另外，在芯片封装或封胶的过程中，由于在注入封胶至芯片的程序中，封胶与封装基板或其它介质摩擦、感应、接触时，或是封装基板与封装模具离模时，都可能产生静电，该静电放电的破坏将使芯片失效损坏，而造成封装产品失败。
因此，有必要提供一种创新的且富有进步性的封装基板，以解决上述问题。
【发明内容】
本发明提出的技术方案是：一种具有静电放电防护的封装基板，其放置于一封装模具内，该封装模具设有多个活动式顶针，用以在封装后将该封装基板顶出该封装模具，该封装基板包括：一顶层及一底层；至少一芯片座，用以承载欲封装的芯片；至少一注模口，设置于该封装基板地顶层，每一注模口由该封装基板的边缘连接至各芯片座，用以引导封胶注入各芯片座；一第一铜网层，设置于该封装基板的顶层下的周边，该第一铜网层在该封装基板的周边与各注模口电连接；一第二铜网层，设置于该封装基板的底层上的周边；一介质层，形成于该第一铜网层与该第二铜网层之间；及多个定位孔，设置于该封装基板的外围，贯穿该顶层及底层，该第一铜网层及第二铜网层与该等定位孔形成电连接；其中该底层具有多个凹槽，设置于该等活动式顶针的相对位置，该等凹槽贯穿至该第二铜网层，以使该等活动式顶针与该第二铜网层电连接，静电电荷将由该等活动式顶针引导至该封装模具。
换言之，本发明提供的一种具有静电放电防护的封装基板，该封装基板放置于一封装模具内，该封装模具设有多个活动式顶针，用以在封装后将该封装基板顶出该封装模具。该封装基板的第一铜网层及第二铜网层利用定位孔实现电连接。该封装基板的底层具有多个凹槽，设置于该等活动式顶针的相对位置，该等凹槽贯穿至该第二铜网层，以使该等活动式顶针与该第二铜网层电连接，静电电荷将由该第二铜网层引导至该活动式顶针，并引导出静电电荷。本发明可使封装中的芯片可免于静电放电的破坏，以提高封装产品的合格率。
因此，利用本发明的封装基板，在封装过程中所产生的静电可安全地传导出封装基板外，以防护封装中的芯片免于静电电荷的损害。
【附图说明】
图1为本发明第一实施例的封装基板的立体示意图；
图2为本发明第一实施例的封装基板的剖面示意图；
图3为本发明第一实施例的封装基板的动作示意图；
图4为本发明第二实施例的封装基板的剖面示意图及；
图5为本发明第二实施例的封装基板的动作示意图。
【图号说明】
1：第一实施例的封装基板 11：芯片座
12：注模口 13：顶层
14：第一铜网层 15：介质层
16：第二铜网层 17：底层
171、172：凹槽 18：定位孔
2：封装模具 21：凹槽
211、212：活动式顶针 213：定位柱
3：第二实施例的封装基板 31：注模口
32：顶层 33：第一铜网层
34：介质层 35：第二铜网层
36：底层 361、362：凹槽
363、364：金属层 37：定位孔
4：封装模具 411、412：活动式顶针
【具体实施方式】
参考图1、图2及图3，本发明第一实施例的具有静电放电防护的封装基板1放置于一封装模具2内，该封装模具2设有与该封装基板1呈相应接合形状的一凹槽21。该凹槽21用以容纳该封装基板1。该凹槽21具有多个活动式顶针211、212，用以在封装后将该封装基板1顶出该封装模具2。
该封装基板1包括：五个芯片座11、五个注模口12、一顶层13、一第一铜网层14、一介质层15、一第二铜网层16、一底层17及多个定位孔18。芯片座11用以承载欲封装的芯片。每一注模口12由该封装基板1的边缘连接至各芯片座11，用以引导封胶注入各芯片座11。该等注模口12设置于该封装基板1的顶层13。
第一铜网层14设置于该封装基板1的顶层13下的周边，该第一铜网层14在该封装基板1的周边与各注模口12电连接。第二铜网层16设置于该封装基板1的底层17上的周边。介质层15形成于该第一铜网层14与该第二铜网层16之间。
多个定位孔18设置于该封装基板1的周边，贯穿该封装基板1的顶层13及底层17，该等定位孔18用以套设于该等定位柱213，使该封装基板1定位于该模具2的凹槽21内。该等定位孔18的内缘具有导电的涂层或导电材料，使得该第一铜网层14及第二铜网层16与该等定位孔18形成电连接。
如图3所示，该底层17具有多个凹槽171、172等，设置于该等活动式顶针211、212的相对位置。该等凹槽171、172贯穿至该第二铜网层16，使该第二铜网层16外露。当该等活动式顶针211、212将该封装基板1顶出该封装模具2时，该等活动式顶针211、212伸入该等凹槽171、172内，并使该等活动式顶针211、212与该第二铜网层16电连接。
当芯片封装或封胶完后，该封装基板1与封装模具2离模时，由于该等活动式顶针211、212将该封装基板1顶出该封装模具2，该等活动式顶针211、212一直与该第二铜网层16保持电连接。若在离模过程中产生静电时，则静电电荷可由该第一铜网层14、定位孔18及该第二铜网层16引导至该活动式顶针211、212，并由该封装模具2引导出静电电荷。
因此，利用本发明的封装基板1，可将封装后离模过程中所产生的静电安全地导引出封装基板1外，而至该封装模具2，以使封装后的芯片可免于静电放电的破坏，以提高封装的合格率。
参考图4，本发明第二实施例的具有静电放电防护的封装基板3与第一实施例的封装基板1均具有：芯片座(图未示出)、注模口31、一顶层32、一第一铜网层33、一介质层34、一第二铜网层35、一底层36及多个定位孔37。其在空间上的设置位置与第一实施例的封装基板1大致相同。
本发明第二实施例的封装基板3的底层36具有多个凹槽361、362，设置于封装模具4的活动式顶针411、412的相对位置。各该等凹槽361、362分别具有一金属层363、364，设置于该第二铜网层35下，并与该第二铜网层35电连接。
参考图5，当该等活动式顶针411、412将该封装基板3顶出该封装模具4时，该等活动式顶针411、412伸入该等凹槽361、362内。并且该等活动式顶针411、412与该金属层363、364接触并电连接。
同样地，当该封装基板3与封装模具4离模时，该等活动式顶针411、412一直与该金属层363、364保持接触及电连接。若在离模过程中产生静电时，则静电电荷可由该第一铜网层33、定位孔37、该第二铜网层35及该等金属层363、364引导至该活动式顶针411、412，并由该封装模具4引导出静电电荷。
因此，利用本发明第二实施例的封装基板3，也可将封装后离模过程中所产生的静电安全地导引出封装基板3外，以使封装后的芯片可免于静电放电的破坏，以提高封装的合格率。
上述实施例仅为说明本发明的原理及其功效，而并非是对本发明的限制。因此，本领域熟练技术人员可在不违背本发明的精神的情况下，对上述实施例进行修改及变化。本发明的保护范围应以权利要求书所划定的范围为准。