形成轻掺杂漏极的方法 (1)技术领域
本发明有关一种形成轻掺杂漏极(lightly doped drain)的方法，具体说有关一种于薄膜晶体管(thin film transistor)中形成轻掺杂漏极的方法。
(2)背景技术
熟知薄膜晶体管的人士了解，位于薄膜晶体管的漏极区域邻近的强电场，通常会造成高漏电流的情形。为了抑制此些电场的大小，偏置的基极结构(offsetgate structure)、轻掺杂漏极(lightly doped drain)结构与多基极结构(multi-gate structure)因而形成。在偏置的基极结构与轻掺杂漏极结构的情形中，为了减少因寄生电容(parasitic capacitance)所导致的图像品质恶化，需进行若干的步骤以确保这些区域的自行对准(self-alignment)。
在若干的技术报告中，轻掺杂漏极区域的应用或许能减少薄膜晶体管的开启状态(on-state)的漏电流。然而，加入轻掺杂漏极区域的设计，通常需要增加制造薄膜晶体管的屏蔽，增加了复杂度与成本。而且，如果轻掺杂漏极离子植入的屏蔽失准(misalignment)情况存在时，薄膜晶体管信道(channel)两旁的轻掺杂漏极区域的长度就会有所差异。因此，在薄膜晶体管-液晶显示器制程中，持续改进微影(photolithographic)对准的精确与减少屏蔽数目，是很重要的课题。
(3)发明内容
本发明的一目的在于提供一种形成轻掺杂漏极的方法，以避免微影时地屏蔽失准所造成的轻掺杂漏极长度相异的情形。
本发明的另一目的在于提供一种在薄膜晶体管中形成轻掺杂漏极的方法，以利用基极的底切现象产生自行对准的屏蔽，从而避免屏蔽失准的情形。
本发明的形成一轻掺杂漏极的方法，包括：提供一半导体结构，形成一绝缘层于半导体结构上。接着，形成一导电层于绝缘层上，与形成具有图案移转的一光阻层于导电层上。然后，移除部分的导电层，并暴露出部分绝缘层，此移除步骤是以光阻层为一第一屏蔽。其次，植入多个第一离子至半导体结构中，此植入步骤是以光阻层与导电层为一第二屏蔽。等向性蚀刻部分导电层，使得导电层于光阻层下具有底切(undercut)现象。移除光阻层后，植入多个第二离子至半导体结构中，以形成轻掺杂漏极，此植入步骤是以等向性蚀刻后的导电层为一第三屏蔽。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
(4)附图说明
图1(A)至图1(F)是用以说明本发明方法制作薄膜晶体管的轻掺杂漏极区域的剖面示意图。
(5)具体实施方式
图1(A)至图1(F)是用以说明本发明方法制作薄膜晶体管的轻掺杂漏极区域的剖面示意图。参照图1(A)，在一底材10上，例如一玻璃底材(glasssubstrate)上，形成一硅层(图上未示出)。此硅层可以是一多晶硅层，例如一非晶硅层经回火(annealing)后形成的多晶硅层。接着，利用移转图案至硅层上以形成一多晶硅结构12(polysilicon structure)作为主动区域(activearea)。一绝缘层14(insulating layer)，例如一氧化硅层或一氮化硅层，或两者兼具，形成或沉积(depositing)于多晶硅结构12与底材10的上方。再于绝缘层14上方形成一导电层16。此导电层16可以是一金属层(metallayer)，也可以是合金，例如铝/铬(Al/Cr)等。接着于导电层16上形成一具有图案移转(pattern transferring)的光阻层18(photo resist layer)。
参照图1(B)，以具有图案的光阻层18为屏蔽，限定导电层16，移除部分的导电层16以暴露部分的绝缘层14，使导电层16在多晶硅结构12上形成一基极结构17(gate structure)。其中，可利用干蚀刻(dry etching)的方式移除部分的导电层16。另外，基极结构17较多晶硅结构12窄。因此，以光阻层18与基极结构17为一植入屏蔽(implanting mask)，植入(implanting)离子20于多晶硅结构12中。
如图1(C)所示，由于基极结构17较多晶硅结构12窄，因此离子20位于多晶硅结构12的两侧，形成掺杂区域(doped region)22。掺杂区域22一般用以作为基极结构17的源极(source)与漏极(drain)区域。
接着，参照图1(D)所示，利用湿蚀刻的方式，对基极结构17进行等向性蚀刻(isotropic etching)，使得在光阻层18下方的基极结构17具有底切(undercut)现象。利用调整湿蚀刻制程中的条件，可以使得基极结构17两侧的底切程度相近。如此有利于后续的离子植入步骤。
如图1(E)所示，先将光阻层18移除后，以具有底切的基极结构17为一植入屏蔽，植入离子24于多晶硅结构12中。由于底切的基极结构17暴露出掺杂区域22之间的部分多晶硅结构17，因此由离子24植入所形成的掺杂区域26，如图1(F)所示。掺杂区域26形成于掺杂区域22之间，用以作为基极结构17的轻掺杂漏极区域(lightly doped drain region)。由于掺杂区域26的形成是以底切的基极结构17为植入屏蔽，底切的基极结构17提供较佳的植入屏蔽限定，因此使得所形成的掺杂区域26不易受到传统微影对准的限制，掺杂区域26也就不易产生偏置(offset)的现象。
根据上述，本发明提供一种形成一轻掺杂漏极的方法，此轻掺杂漏极是形成于一包括互补金属氧化物半导体(CMOS)的薄膜晶体管中，包括提供一玻璃底材与一多晶硅结构于玻璃底材上。沉积一绝缘层于多晶硅结构与玻璃底材上。接着，沉积一金属层于绝缘层上，并形成具有图案移转的一光阻层于金属层上。干蚀刻部分金属层，并暴露出部分绝缘层，此干蚀刻步骤是以光阻层为一第一屏蔽。其次，植入多个离子至多晶硅结构中，植入步骤是以光阻层与金属层为一第二屏蔽。等向性蚀刻部分金属层，使得金属层于光阻层下具有底切现象。移除光阻层及植入离子至多晶硅结构中以形成轻掺杂漏极，此植入步骤是以等向性蚀刻后的金属层为一第三屏蔽。
以上是本发明的较佳具体实施例的详细说明，用以更加清楚地描述本发明的特点与精神，而非用以限制本发明的范围。在不脱离本发明的精神的情况下还可作出种种的等效变化或等效替换，这些等效变化或等效替换均应包括在本发明的范围内。本发明的专利保护范围应由权利要求限定。