用于可叠置电路互连的大线导电盘 【技术领域】
本发明涉及数字存储器的电互连用的导电盘等电路制造领域，更具体涉及按照将薄膜图形化在柔性衬底上的压印和剥离方法制造的大线导电盘。
背景技术
很久以来人们企图在辊对辊连续制造环境中，将金属和半导体薄膜图形化在柔性塑料卷上，来批量制造互连导电盘和数字存储器等某些类型的数字电路。但是，这种电路的塑料卷制品当前受到在柔性衬底上所用的实际构图方法固有缺陷的制约。特别是，现有的构图方法例如有丝网印刷、喷墨、光刻和激光刻蚀等，每种构图方法在分辨率和/或生产能力方面都有不足，而且还会引起附属的缺陷。特别是，以丝网印刷或喷墨为基础的图形化方案的生产能力较低，而且以一致的分辨率标准对大范围材料图形化受到限制。在柔性衬底上用光刻、激光刻蚀或其他以光学为基础的图形化方法生产能力低、成本高且分辨率低。因为这种以光学为基础的图形化方案的分辨率受衍射的限制，分辨率与λ/NA成正比，式中λ是照射光的波长，NA是成像系统的光圈孔径。规定成像系统地场深度，因此，其处理表面不平整的能力由λ/NA2限制，用这些方法在柔性衬底上的某些点要想分辨一些小的特征是极其困难的。这是因为很难在没有粉尘颗粒吸附到吸盘或衬底表面或不会引起表面不平整的情况下，能用真空或静电吸盘夹持柔性衬底，特别是在柔性卷的通常表面粗糙度的情况下更是如此。
压印和剥离技术可以提供低成本的电路图形化方法，其在柔性衬底上进行制造时具有较高的分辨率和生产能力。尽管压印和剥离技术有某些优点，但是有几个问题限制了它在制造需要大面积互连盘的电子器件方面的应用，大面积互连盘在叠置对准过程中具有需要较小的限制公差的优点。为了能在例如耐久廉价的稳定存储器(PIRM)的存储器层的大面积电路的制造中采用压印和剥离工艺，必须能够在半径至少为50微米的电极端部设置终端导电端接盘。这种端接盘用于多层互连，但是基本的压印和移去方法不能复制这种尺寸的特征。
这样，为了充分提供存储器模块(例如某些数字电器装置中的PIRM型存储器)中需要的各种类型的数字电路，当在柔性卷衬底上进行图形化时，需要压印工艺有高的分辨率和高的生产能力而不限于制造大面积端接盘。
【发明内容】
根据本发明的原理，提供用于制造存储器模块中使用的不同类型的数字电路的技术，例如用于PIRM交叉点存储器阵列中的可叠置电路的互连的大线导电盘。
特别是，本发明通过引入栅格导电盘压印工艺原理，克服了现有的柔性衬底的各种构图方法的各种限止，以及克服了现有的制造例如端接盘的数字电路的压印工艺的缺点。本发明的一种形式用于制造可叠置的PIRM交叉点存储器阵列的端接盘用的行电极和列电极。提供这些电极允许端接盘细分成一组电连接的交叉阴影线相交特征，该特征特别满足图形的成功剥离的设计要求，即使是直径超过100微米的大面积导电盘也能满足设计要求。本发明的栅格图形化方法允许使用预先限制于制造大面积电路的多种不同的光刻方法。而且，通过使用作为一种在模块内的柔性衬底上进行图形化方法的压印和剥离方法(“压印方法”)，可以明显降低PIRM模块的工艺复杂性。一个实施例中，根据改进的栅格结构或图形化方法，在基于塑料卷的辊对辊环境中制造导电盘，所述改进的栅格结构和图形化方法提供了压印和剥离方法的传统的高分辨率和高生产能力，同时克服了压印和剥离方在最大尺寸限止方面的传统限止。
通过本发明的栅格导电盘压印工艺，本发明可以满足PIRM交叉点存储器阵列的需要，使所述的PIRM交叉点存储器阵列的制造成本经济并且分辨率高的导电盘，该导电盘提供有大面积的电连续材料以允许任意给定层与层互连之间具有对准误差。
【附图说明】
通过以下结合附图对本发明优选实施例的描述，将更详细的描述本发明。
图1是现有的数字存储系统中导电层之间互连用的端接盘的示意图；
图2是按本发明的数字存储器系统中导电层之间互连用的新型格状图形大面积端接盘的一个例子的示意图。
【具体实施方式】
这里公开的本发明方法可以用于多种类型的数字电路。通过一个典型的实施例，本发明的用于制造数字电路的技术将在一种类型的数字电路、大面积线导电盘的环境下对技术进行讨论。可以按照不同的光刻方法制造PRIM交叉点存储器阵列内的可叠置电路的互连通常采用的大面积线导电盘，并且在一个优选实施例中，大面积线导电盘可以根据美国专利申请No.######(律师案卷号为10003812，发明名称为“压印掩模光刻”)公开的一种改进的压印和剥离方法在辊对辊环境中在基于塑料卷上制造，该美国专利文献在本文中引作参考。在以下的描述中，为了进行说明，列出了具体的技术术语和具体的实施细节，以便透彻地理解本发明。但是，本领域的技术人员应了解，在实践本发明中可以不需要这些具体的细节。
大面积导电盘通常用在当前的电器装置的数字电路环境中。这是因为许多用户装置，例如(静止和/或活动画面的)数码相机、数字式音乐播放机/录音机(例如MP3播放机)、个人数字助理(PDA)，移动电话等正被构造成产生和/或利用不断增大量的数字数据，某些装置需要数字电路的互连，特别是用于可叠置的存储器之间的互连。特别是，例如在用于拍摄静止和/或活动图像的便携式数码相机中产生大量的表示图像的数字数据，这样，每个数字图像需要高达几兆位(MB)的数据存储，而且，这种存储必须可从相机中获得。假设这样，现有的数字电器装置需要特殊的存储器来容纳大量的数字数据，并需要互连的数字电路来构建必须的存储器。
但是，为了能应用这类数据存储，存储器应：(1)以较低的成本提供10MB到1千兆(GB)的足够大的容量；(2)低功耗，例如＜＜1瓦；(3)有较稳定的物理特性以适应便携式电池电源的工作环境；(4)最好有短的访问时间(理想的访问时间是短于1毫秒)和适中的传送速度(例如20Mb/s)，还能封装在工业标准界面模块中，例如封装在PCMCIA或小型闪存(CF)卡中。在上述的应用中广泛利用的当前工业标准闪存(FLASH)存储器受到例如高成本和较低容量限制是众所周知的，这样新的改进是提供一种称作“PIRM”(便携式廉价稳定存储器)的存储器模块，它提出了用于数码相机和其他便携式装置的低成本文档存储问题。PIRM存储器的优点与上述对家电装置中高容量存储器(例如PCMCIA或CF等工业标准接口，2000G的冲击容限，低功耗(＜＜1瓦)，短的访问时间(小于1毫秒)，适中的传送速度(20Mb/s)，和足够大的容量(10MB-1GB))的需求是一致的。此外，PIRM存储器模块不用硅衬底，降低了面积密度，并使工艺复杂性降低到最小，因而能降低成本。
另外，由于在单个模块中设置电路或存储器的多个互连层，使作为一次写入存储器件的PIRM存储器模块为规定的界面卡形式因素提供较高的容量。由于没有端接盘单电极为层间连接提供小的导电面积，通过将至少一个互连盘或端接盘(如图1所示)连接到电极的端部来进行层间连接。此外，这些互连盘通常需要的最小直径是100μm(半径50μm)，以提供足够大的电连续材料，从而允许在电路的不同的可叠置层对准时允许有合理的对准误差。现有技术方案中存在问题，这是因为要建立大的电连续区域，无论是互连盘或者是其他的数字电路都会很昂贵并需要大批量制造。
数字存储器系统的叠置电路中的导电盘
制造数字存储器系统的PIRM存储器层时，通常要求互连或导电盘在可叠置电路中的电极端上。这是因为，典型的PIRM存储器模块用多层膜层构成，其中每层有交叉点存储器阵列。多层可被叠置，以构成单个存储器模块，允许存储器模块的存储容量是在单层上可实现的数据存储的多倍。因此，PIRM存储器模块的构建包括将多层存储器叠置成的互连的3一维存储模块。完全引用的美国专利申请######(律师案卷号为10002367)详细描述了有关在PIRM存储器模块中提供改进的可叠置电路的技术，美国专利申请######(律师案卷号为10003477)详细描述了以用于电器装置的数字存储系统为基础的通常所称的PIRM。这两份美国专利申请所公开的内容在本申请中直接引作参考。导电盘可在PIRM存储器模块中找到，其中两个可叠置电路和导电盘是利用简单而廉价的工艺制造的。通过采用柔性塑料或金属衬底，在处于多个层上的电路的制造中可以采用辊对辊工艺。由此在衬底上形成导电盘，以用来制造可叠置电路各层的外部连接。多个层被彼此重叠在另一个上，并层叠在一起。然后通过形成和图形化外部接触线来制成存储器模块，外部接触线在存储器模块层的边缘与导电盘电接触。
但是，为了减小叠置误差，当叠置时则需要大面积电路。这样，导电盘半径最小必须是50μm，以有效执行它们用作多层之间互连的功能。更具体的说，要求导电盘(例如，图1中的110)较宽(在几百微米的宽度范围内)，以允许存储器模块中的各层之间的互连更容易对准。但是，如上述的，在各种现有的压印(不论是否涉及剥离或不剥离的步骤)工艺中，制造传感器、电容器和互连盘时形成的最大构件尺寸受到限制，或者压印区的宽度受到限制。
例如，在基于非剥离的工艺中，如同在美国专利申请######(律师案卷号为100019855)中所描述的(其说明书在此引作参考)，由于“毛细”作用，应用的聚合物通过毛细作用进入小(窄)特征区域，这样缺乏所需聚合物的大特征区域，因此压印具有大特征和小特征的图形是很困难的。该不均匀的聚合物沉降的实际结果是，与较宽的区域相比，较小(窄)的区域具有较高的聚合物分布。同样，对于以剥离为基础的工艺，压印具有大特征(例如，宽区域)的图形是有问题的，因为通常用于剥离步骤的压力敏感粘接剂也许不仅附着在峰上，也会下沉到槽里，从而不小心会附着到所需的淀积物上并从槽底去除所需的淀积物。在不同的压印工艺给出规定的最大特征尺寸限制，本发明的栅格原理用于各种压印工艺，无论是以剥离为基础的或以非剥离为基础的压印工艺，均需应用本发明的栅格原理。
本发明技术致力于克服了现有的压印方法的限制，通过将大导电盘细分成一组十字阴影线交叉特征，它分别满足成功剥离的设计要求，以及非剥离压印方法中的均匀聚合物沉降要求。在影响上述的毛细作用和沉降作用的因素的基础上形成可接受的宽度，使细分达到最大程度。这些现象本身表示，该宽度是本领域公知的，但是通常与几个因素有关。在以剥离为基础的压印方法中，理想的宽度特征在于细分至少与以下因素相关：(1)衬底的厚度和随之的柔顺性；(2)分层特征的宽度与深度的纵横比，一般说来，与宽度相比，深度越大，造成的沉降问题越少。在以非剥离为基础的压印中，理想的宽度的特征在于，细分至少与以下因素相关：(1)液化聚合物的粘度，和(2)宽度与深度的纵横比，它影响毛细作用速度和倾向。
为了克服上述的困难，所述区域被有选择地图形化。任何实施例中，该选择性的图形化提供导电区域的规则阵列或不规则阵列。优选实施例中，图形化出规则阵列，以产生交叉阴影线，从而并按需要的宽度细分全部压印面积，作为由上述因素建立的图形。所得的优选图形类似栅格，因此能满足大面积电连续材料的需要，以允许在层与层的互连过程中有合理的对准误差。此外，该栅格图形还提供更大的导体区域，当与没有端接或导电盘的单电极相比时，某些部分可以改进层与层互连过程的产量。以一个典型的实施例为例，每个导体在任何地方的宽度范围在1-3微米(各导体之间的间隙或槽具有与导体相同的宽度尺寸)，而优选的导电盘宽度或直径可以在几百微米数量级，最小宽度或直径是100微米。这样进行构建时，本发明的栅格图形可以完全避免大线导电盘的卷处理中直压印和剥离方法中固有的所述困难。
如图2所示的本发明的导电盘210可以按直(一层)栅格图形压印形成，或者可以由两层的组形成，每一分层组具有一组大致平行的导体，它们是相交的，从而与其他的分层的组正交。当然，本发明还企图由大致不是栅格形的图形的不规则但电连续的阵列图形化形成的导电盘。尽管不像以栅格为基础的图形化那么有效，但是这种电连续图形可以通过设置不导电的柱克服非栅格形压印和剥离工艺的某些限制，以防止粘接剂剥离槽底处的导电材料。
只是用举例的方式详细描述了本发明的优选实施例，但是在不脱离本发明范围的前提下，可以对所述的电路、结构、配置和工艺方面做出许多变化。容易发现，在保持本发明原理的前提下，导电盘的结构也可以做出很多改变。所述的实施例中，圆的导电盘也可以是其他形状，可以通过改变导体的数量来满足上述的剥离要求。
正如本领域普通技术人员显然知道，在不脱离所附权利要求书界定的发明范围的前提下，这里描述的本发明的原理可以通过许多其它变型应用到所述电路、结构、配置和工艺中。