具有延伸肖特基结的高速高压功率集成器件 本申请是高速高压功率集成器件的分案申请，原申请的申请日为1999年7月27日，申请号为99111014.5，发明创造名称为高速高压功率集成器件。
【技术领域】
本发明涉及一种含高压功率双极晶体管和与其反并联的续流二极管的高速高压功率集成器件。
背景技术
在目前迅速发展的电力电子领域，为了达到降低制造成本、提高可靠性和减小体积，人们尽可能的将那些在电路中具有固定搭配关系的分立器件制造成功率集成器件，本发明所述含有高压功率双极晶体管和与其反并联的二极管的功率集成器件即属此类。这类器件在制造时需考虑以下问题：如图1所示，高压功率器件的芯片上，在有效面积(指通导电流的面积)的四周都由一个不流电流的封闭形的“结终端处理区”包围起来，藉以得到高的耐压。其中，结终端处理技术有场限环、场板、台面等各种技术。作为例子，图1示出了一个采用场限环技术的高压二极管的管芯剖面图。如果图中的金属化布线(通常为蒸发上去的铝膜)紧贴结终端处理区的SiO2表面走过，则会引起该区表面电位变化而导致击穿电压降低。因此，在分立器件中，压焊的内引线远离SiO2膜腾空而过，不影响击穿电压。但在集成器件中两个器件必须用金属化布线来联接，它不可避免地要经过结终端区地SiO2表面，必然引起击穿电压下降。所以高压功率器件的集成根本不能采用低压器件集成中所用的将各元器件简单地用铝金属膜布线联接起来的方法，而必须采用完全不同于分立器件的器件结构，使其避开金属化布线跨越结终端的问题。美国Motorola公司和欧洲SGS-Thomson公司在1995年左右几乎同时推出第一代的高压功率双极晶体管和与其反并联的二极管的集成器件(MOTOROLA Bipolar PowerTransistor Data，1995年版[MOTOROLA双极功率晶体管数据手册]；SGS-THOMSON MICROELECTRONIC[SGS-THOMSON微电子]资料，1994年12月印发)。两公司所用的技术方案相同，其结构见图2。图2的结构是封闭形的，所以剖面上看到的左右两侧对称的各区域实际上是同一个区域。由图2看到，这个集成器件中的二极管区2位于三极管区1的中心，两者共用一个结终端处理区，巧妙地避免了联接两个器件的金属化布线跨越结终端区的弊病，图3专门示出了这种现有技术所采用的二极管2、三极管1之间的结构，即图2中点划线aa和bb之间的结构。
但是，上述现有技术只解决了耐高压问题以及基本上保持了低通态压降，它对解决除击穿电压以外的其它问题未能提供有效办法。目前，国际上这类器件所达到的典型开关速度是二极管的恢复时间trr＝2000ns，三极管关断时间toff＝2000ns。由于二极管恢复速度慢，同时三极管开关时间也偏长，所以在高频应用中器件功率损耗太大，温升过高，不适合几十千赫以上的普遍用途，因此，这种产品推出后使用者不多。另外，也曾有人试图用在芯片上二极管区域局部掺入强复合中心铂的办法来解决集成二极管恢复速度慢的问题(S.Coffa et al.，″Power Bipolar Transistors with a Fast Recovery Diode″，IEEE Transactions on Electron Devices，Vol.43，NO.5，PP.836-839(1996)[S.Coffa等，“带有一个快恢复二极管的功率双极晶体管”，IEEETransactions on Electron Devices，Vol.43，NO.5，PP.836-839(1996)])，但这种方法在生产中至今无人采用。这一方面是由于在使用了贵金属铂的同时，还在普通平面工艺过程之外增加了铂离子注入、长时间铂驱入、铂刻蚀等附加工序，这都使制造成本提高，抵消了集成器件可以降低成本的主要优点，违背了集成化的初衷；另一方面是由于强复合中心铂的使用污染了制造系统，对同一生产线上制造的其他产品的质量有重大影响。
【发明内容】
本发明的目的就在于克服上述现有技术的缺陷，提供一种制造成本低、制作工艺简单，可显著提高集成二极管开关速度的功率集成器件的新结构。
本发明设计者发现，除了现有结构中所用的二极管结构和三极管结构本身开关速度慢以外，将两者集成于同一芯片上后，两者之中的载流子在芯片中的相互流动问题其实更为重要，这一因素才是造成开关速度慢的首要原因，因此必须首先设法解决这个问题。通过我们的研究已经明确：通过Si片内部的载流子的扩散造成的二极管和三极管彼此间的影响使开关速度减慢，尤其是面积很大的三极管的存在使二极管的速度显著变慢(通常面积很小的二极管对三极管开关速度的影响很小)。这个问题的物理解释是：在二极管导通期间注入的空穴将扩散到三极管区。在二极管关断时，三极管区积累的大量空穴将通过三极管或二极管流出集成器件的E极。值得注意的是，三极管区的空穴通过三极管发射区流到E极和横向通过三极管与二极管之间的高阻N型区流向二极管都是以少数载流子扩散流的形式来实现的，而重掺杂的三极管发射区少子扩散流不可能大，同时横向尺寸很大的三极管N型集电区少子横向扩散流也不可能很大(浓度梯度小)，因此，二极管关断时存储在三极管区的空穴难以流出，这使二极管反向恢复时间大大延长。
本发明的一种具有延伸肖特基结的高速高压功率集成器件，它包括有三极管1及位于同一块半导体芯片上的二极管2，其中二极管2可以位于三极管1的中间，也可以位于三极管1的外边，其特征在于：在二极管2与三极管1之间设计有用来提高二极管开关速度的延伸肖特基结3。
本发明中，所述延伸肖特基结3的结构是把二极管2的铝电极延伸到二极管2外侧一定宽度，使延伸出的部分与高阻n-衬底间形成延伸肖特基结3，见附图4所示。所述铝电极的材料可以是纯铝，也可以是含有少量其它元素杂质的铝，例如含有少量硅或铜，本发明中的延伸肖特基结3可减少导通期间从二极管流入三极管区的空穴量，因而减少三极管区积累的空穴总量，在关断时，用较短时间就可以被抽取出来，所以，关断时间短，开关速度快。
本发明由于采用改变集成器件结构的方法，不仅解决了二极管恢复速度和三极管开关速度慢的问题，而且不需引入普通平面工艺以外的附加加工工艺，诸如各种复杂的载流子寿命控制技术，因而制作工艺简单、成本低。
下面结合附图及实施例对本发明做进一步详细说明。
【附图说明】
附图1：高压二极管结终端处理区示意图；
附图2：现有高速高压功率集成器件的剖面结构；
附图3：现有结构中二极管、三极管之间结构示意图；
附图4：本发明结构中二极管与三极管之间的延伸肖特基结的结构示意图(与附图3所示的现有结构中的位置相对应)；
附图5(a)：应用本发明的延伸肖特基结的功率集成器件的版图结构示意图；
附图5(b)：附图5(a)的局部放大图；
附图5(c)：沿附图5(b)中CC’的剖面图；
附图中编号说明：
1、三极管区；
2、二极管区；
3、延伸肖特基结区；
4、结终端区；
5、铝(也可以是含有少量杂质的铝，例如含有硅或铜)电极；
6、内引线；
7、二氧化硅；
8、三极管基区引线接触孔；
9、三极管发射区引线接触孔；
10、二极管引线接触孔。
【具体实施方式】
实施方案及说明：
把二极管2的铝电极延伸到pin二极管外侧一定宽度，见图4和图5(c)，延伸出的部分与高阻n-衬底间形成肖特基结3。由于肖特基结注入空穴少，二极管与三极管之间和三极管区的空穴浓度将会减少，二极管关断时空穴被抽出时间也会减短。
具体实施例：
以上技术方案可以配合不同的三极管和二极管结构使用，例如，可从下述三组结构中各任选一种组合在一起：
三极管结构 本发明之新结构 二极管结构
其中GAT(H.Kondo et.al.，″A New Bipolar Transistor-GAT″，IEEE Trans.Electron Devices，Vol.ED-27，No.2，pp.373-379，1980.)[H.Kondo等，″一种新的双极晶体管-栅辅助晶体管GAT″，IEEE Trans.Electron Devices，Vol.ED-27，No.2，pp.373-379，1980.]和MPS(B.Jayant Baliga，″Analysisof a High-Voltage Merged P-i-n/Schottky(MPS)Rectifier″，IEEEElectron Device Letters，Vol.EDL-8，No.9，pp.407-409，1987.)[B.Jayant Baliga，″高压肖特基/PIN合并二极管分析″，IEEE Electron DeviceLetters，Vol.EDL-8，No.9，pp.407-409，1987.]分别是具有改进结构的双极功率晶体管和二极管，他们都与制造BJT和PIN的常规工艺兼容。
下面选取三极管结构为普通双极功率晶体管(BJT)，二极管结构为普通PIN二极管，在此基础上给出应用延伸肖特基结结构的例子。
图5(a)是应用延伸肖特基结结构时的平面版图示意图。图5(b)是图(a)中点划线所围区域的详细结构示意图，图5(c)是沿图5(b)中CC’线的剖面图。在三极管1的内部空出一块，做上一个二极管2。8是三极管基区引线接触孔，9是三极管发射区引线接触孔，10是二极管的引线接触孔。图中，二极管的引线接触孔大于二极管的P型区，在覆盖完铝金属电极后，多出的区域将形成铝与n-硅间的肖特基结。
表1是应用本发明的上述具体方案得到的高速高压功率集成器件与现有同类器件水平的比较。
表1、本发明达到的集成器件水平及其与现有同类器件水平的比较
本发明创造经上述方案的实施完成了本发明的目的。