SONOSONO堆栈等比缩小.pdf

本发明在此论述了等比缩小一个非易失性电荷俘获存储器件。在一个实施例中，等比缩小包括多步氧化和氮化操作来提供给隧穿层比纯二氧化硅隧穿层具有更高的介电常数但是比衬底界面含氮隧穿层具有更少的氢和氮陷阱。在一个实施例中，等比缩小包括用非均匀的氮氧化合物形成电荷俘获层。在一个实施例中，电荷俘获层包括一个富硅富氧层和一个富硅富氧层上的富硅少氧氧氮化物层。在一个实施例中，等比缩小的方法包括稀释湿法氧化来致密化阻挡氧化物和氧化部分富硅少氧氧氮化物层。

1.  一种制造非易失性电荷俘获存储器件的方法，其特征在于，包括：
形成衬底上的隧穿层；
形成隧穿层上的氧氮化物电荷俘获层；
沉积阻挡层在电荷俘获层上；
以氧化退火致密化阻挡层，其中氧化退火氧化至少部分氧氮化物电荷俘获层，氧化的部分邻近阻挡层；以及
形成栅层在致密化的阻挡氧化物上。

2.  如权利要求1所述的方法，其特征在于，所述致密化阻挡氧化物进一步包含暴露阻挡氧化物进行稀释湿法氧化，该稀释湿法氧化的H₂∶O₂比率接近1-1.3。

3.  如权利要求2所述的方法，其特征在于，所述稀释湿法氧化的温度接近800℃-900℃。

4.  如权利要求1所述的方法，其特征在于，所述形成氧氮化物电荷俘获层进一步包含沉积至少一个富硅少氧氧氮化物层，其中致密化的阻挡层的氧化少于整个富硅少氧氧氮化物层的厚度。

5.  如权利要求1所述的方法，其特征在于，所述形成氧氮化物电荷俘获层进一步包含：
沉积至少一个富氧氧氮化物层；以及
沉积至少一个富硅少氧氧氮化物层在至少一个富氧氧氮化物层上。

6.  如权利要求5所述的方法，其特征在于，所述致密化的阻挡层的氧化少于整个富硅少氧氧氮化物层的厚度。

7.  如权利要求5所述的方法，其特征在于，所述富硅少氧氧氮化物层沉积温度约700℃-850℃，工艺气体包括至少N₂O和NH₃混合比例约为8∶1-1∶8的第一混合气体，以及至少SiH₂Cl₂和NH₃混合比约为1∶7-7∶1的第二混合气体，引入流量比约为5sccm-20sccm。

8.  如权利要求1所述的方法，其特征在于，所述形成隧穿层进一步包括：
氧化衬底以形成氧化薄膜；
氮化氧化薄膜；
再氧化氮化的氧化薄膜；以及
再氮化已经再氧化的氮化的氧化薄膜。

9.  如权利要求8所述的方法，其特征在于，所述氧化衬底包括暴露衬底在O₂下，其中再氧化包括暴露衬底的氮化氧化物薄膜在NO下。

10.  如权利要求8所述的方法，其特征在于，所述隧穿层、电荷俘获层和阻挡层每个都成功地形成在同一个工艺设备，温度约为700℃-850℃。

11.  一种制造非易失性电荷俘获存储器件的方法，其特征在于，包括：
在热工艺设备中装载一个衬底；
在衬底上形成一个ONO堆栈；
从热工艺设备卸载衬底；
暴露硅在衬底表面；
致密化ONO堆栈的氧化阻挡层，在暴露的部分衬底上用稀释湿法氧化形成栅氧化层，该稀释湿法氧化的H₂∶O₂比约为1-1.3；以及
沉积一个栅层在致密化的阻挡氧化物和栅氧化物上。

12.  如权利要求11所述的方法，其特征在于，所述隧穿层厚度不大于3.0nm，阻挡层厚度不大于7.5nm，栅氧化物厚度不大于12.5nm。

13.  如权利要求11所述的方法，其特征在于，所述稀释湿法氧化的工艺温度大于形成ONO堆栈的最高工艺温度。

14.  一种非易失性电荷俘获存储器件，其特征在于，包括：
衬底上的隧穿层，
在隧穿层上的电荷俘获层，其中电荷俘获层进一步包括：富氧氧氮化物层；在富氧氧氮化物层上的富硅少氧氧氮化物层；以及
电荷俘获层上的阻挡层。

15.  如权利要求11所述的非易失性电荷俘获存储器件，其特征在于，所述富硅少氧氧氮化物层包含氧浓度低于约1.0×10²²atoms/cm³。

16.  如权利要求12所述的非易失性电荷俘获存储器件，其特征在于，所述富硅少氧氧氮化物层包含硅浓度高于2.5×10²²atoms/cm³，氮浓度高于2.5×10²²atoms/cm³。

17.  如权利要求11所述的非易失性电荷俘获存储器件，其特征在于，所述富硅少氧氧氮化物层包含氧浓度低于约7.0×10²¹atoms/cm³，所述富氧氧氮化物层包含氧浓度高于1.0×10²²。

18.  如权利要求11所述的非易失性电荷俘获存储器件，其特征在于，所述致密化的阻挡层氢浓度低于1.0×10²⁰atoms/cm³。

19.  如权利要求11所述的非易失性电荷俘获存储器件，其特征在于，所述隧穿层的厚度不大于3.0nm，进一步包括具有约25％的隧穿层厚度接近衬底的第一区域，其氮浓度低于第二区域，以及具有约25％的隧穿层厚度接近电荷俘获层的第二区域。

20.  如权利要求11所述的非易失性电荷俘获存储器件，其特征在于，所述第一区域的氮浓度至少一半数量级低于第二区域，第二区域的氮浓度至少为5×10²¹atoms/cm³。

SONOS ONO堆栈等比缩小
文献参考
本申请主张于2007年5月25日申请的申请号为60/940,384的美国临时专利申请的优先权，在此作为全文参考。
技术领域
本发明具体涉及电子制造工业，尤其是非易失性俘获电荷存储器件的制造。
背景技术
图1是一个半导体器件100的中间结构的部分剖面图，该器件含有一个半导体-氧化物-氮化物-氧化物-半导体(SONOS)栅堆栈102，该栅堆栈102包括一个根据传统方法形成在半导体衬底108表面106上的传统氧化物-氮化物-氧化物(ONO)堆栈104。器件100典型地进一步包括一个或多个扩散区域110，如源极和漏极区域，对准栅堆栈，被沟道区域112隔离。SONOS栅堆栈102包括一个多晶硅(poly)栅层114，其形成在ONO堆栈104上方并与之相连。ONO堆栈104将多晶硅栅114和衬底108分离或电子隔离。ONO堆栈104通常包括一个氧化硅隧穿层116，作为器件100的电荷储备或存储层的氮化硅电荷俘获层118，和在电荷俘获层118上的一个氧化硅阻挡层120。
这样的SONOS型晶体管对非易失性存储器(NVM)来说非常有用。电荷俘获层储备电荷来提供非易失性。为对N沟道SONOS型器件进行编程(即写操作)，当源极，硅体和漏极都接地时，正电压加载在控制栅(V_CG)。图2图示了一个有沟道212，氧化物隧穿层216，氮化物存储层218和氧化物阻挡层220的传统N沟道SONOS型器件在写操作时的能带图，俘获电荷分布和俘获密度分布。如图所示，正向的VCG产生一个穿过SONOS堆栈的电场，从而导致硅衬底沟道的掩埋沟道中导带能量水平上的负电荷遭受福勒-诺德海姆隧穿(FNT)，穿过隧穿层进入电荷俘获层。电子储存在氮化的电荷俘获层中具有中级带隙能量水平的陷阱中。如图所示，整个电荷俘获层的陷阱密度分布极度不均匀。进一步显示在偏压下，俘获电荷这样分布会使部分电荷俘获层(即存储层)的大部分俘获电荷接近阻挡氧化物。为对N沟道SONOS器件进行擦除，负电压加载在控制栅314。图3图示了擦除过程中沟道312，氧化物隧穿层316，氮化物存储层318和氧化物阻挡层320的能带图。如图所示，负压V_CG产生一个穿过SONOS堆栈的电场，从而吸引空穴隧穿电荷穿过隧穿层进入电荷俘获层。
SONOS型器件被广泛应用在高密度应用存储器件中，如嵌入的NVM。在这个行业众所周知，编程和擦除的均匀沟道的福勒-诺德海姆隧穿(FNT)和/或直接隧穿(DT)与其他方法相比提高了可靠性。这里涉及的结合FNT和DT，作为改进的福勒-诺德海姆隧穿(MFNT)。目前，传统的SONOS操作在10V的MFNT范围中。然而，SONOS器件与其他NVM器件相比的一大优越性在于电压可量测性。从理论上讲，以适当的缩放比例，SONOS存在5V范围的存储技术实现可操作的潜力，而不是传统SONOS型器件的10V范围或传统闪存技术的12v-15V范围。SONOS型器件可在低压(接近5V)下可操作，有利于和低压CMOS兼容。可选择地，在特定电压下，对于等比缩小的器件更快的编程或擦除是可能的。然而，成功等比缩小SONOS器件并没有那么容易。例如，图4图示了应用传统ONO堆栈的传统SONOS器件的编程和擦除时间。该ONO堆栈包括一个10nm厚的二氧化硅阻挡层，7nm厚的氮化硅电荷俘获层，和3nm厚的二氧化硅隧穿层。如图所示，当V_CG按比例缩小时编程/擦除时间显著的增加。通常，编程/擦除时间小于1ms对嵌入的存储应用器件来说是可取的。然而，这样的1ms的编程/擦除时间可能只在传统SONOS堆栈V_CG在+/-10V时才能达到。V_CG减小到接近+/-9V时传统SONOS器件编程/擦除时间就会达到100ms或更多。
此外，减小编程电压会导致擦除或编程窗口(如存储窗口)的减小。这是因为如果电压减小后整个ONO堆栈的同等氧化物厚度(EOT)没有相应减小的话，穿过ONO堆栈的电场就会减小。减小堆栈的EOT不是很容易因为减小隧穿层厚度来允许更低的应用电压(V_CG)下同样的初始擦除级别会导致擦除和编程衰退率的急剧增大，同样，如果电荷俘获层厚度减小，电荷重心将非常靠近衬底，增加了对衬底的电荷流失。最终，阻挡氧化层厚度减小时，从控制栅过来的电子反向注入增加，导致ONO堆栈的损坏和保存数据的流失。反注入在图4被进一步清楚显示，那是FNT擦除达到了饱和。当电子从栅极进入存储层的回流与通过空穴运送至隧穿氧化物相比更快时就会发生反注入。相应的，这就需要在一定程度下等比缩小SONOS器件ONO堆栈的比例从而使得器件可以在较低的编程/擦除电压下操作。
附图说明
本发明的具体实施方式以实施例为例但并不局限于附图的描绘，附图说明如下：
图1图示了传统半导体器件中间结构的剖面图。
图2图示了一个编程中的传统SONOS器件的电荷俘获分布和俘获电荷密度分布的能带图。
图3图示了一个擦除中的传统SONOS器件的能带图。
图4图示了应用传统ONO堆栈的传统SONOS器件的编程和擦除时间。
图5根据本发明实施例，图示了含有等比缩小的ONO结构的部分等比缩小的非易失性电荷俘获存储器件的剖面图。其中的ONO结构包括氮化氧化物隧穿层，多层氧氮化物电荷俘获层和加密的阻挡层。
图6根据本发明实施例，图示了氮化氧化物隧穿层的近似的氮浓度分布曲线。
图7A根据本发明实施例，图示了编程电压减小是由于氮化氧化物隧穿层所引起的模拟图。
图7B图示了两个不同SONOS型器件的氢、氮气、氧气、硅元素在阻挡层、电荷俘获层和隧穿层的浓度分布曲线的对比图。
图8A根据本发明实施例，图示了等比缩小的SONOS型器件保持模式的能带图。
图8B根据本发明实施例，图示了等比缩小的SONOS型器件在编程中的电荷俘获分布和俘获电荷密度分布的能带图。
图9根据本发明实施例，图示了包括氮化氧化物隧穿层，多层电荷俘获层和再氧化阻挡层的等比缩小的ONO结构制造方法的SONOS等比缩小工艺的流程图。
图10图示了形成氮化氧化物隧穿层的SONOS等比缩小方法的流程图。
具体实施方式
在此所述的等比缩小非易失性电荷俘获存储器件的实施例均参见附图。然而，没有一个或更多的这些特定细节，或者结合了其他的方法、材料和器件的某些特殊实施例可能会实现。在接下来的描述中，将详细的解释大量的特定细节，例如特定的材料、尺寸和工艺参数等，以使充分全面的理解本发明。在其他情况下，熟知的半导体设计和制造技术也没有详细描述以免对本发明产生不必要的晦解。参考本发明说明书的“实施例”，是指与实施例相关的特定功能，结构，材料，或特征描述方面包括在本发明的至少一个实施例中。因此，在本发明说明书的不同地方出现的短语“在一个实施例中”不一定是指在本发明的同一实施例。此外，特定的功能，结构，材料，或特征可能在其他一个或多个实施例中以合适的方式相结合。
本发明的某些实施例包括一个等比缩小的SONOS型器件。在本发明的特定实施例中，隧穿层，电荷俘获层和阻挡层都被改良以等比缩小SONOS型器件。在某些特定实施例中，等比缩小的SONOS器件在编程和擦除电压低于+/-10V时可操作。在某些这样的实施例中，等比缩小的SONOS器件在擦除电压在-5V到-9V时可操作，优选在-5V到-7V之间，在操作温度-40到95摄氏度(℃)和1ms-10ms脉冲后提供一个初始的擦除电压阈值水平(VTE)在-1到-3V，优选在-2到-3V。在其他特定实施例中，SONOS型器件在编程电压在5V到9V时被操作，优选5V到7V，在1ms到10ms，优选5ms的编程脉冲之后提供一个初始编程电压阈值水平(VTP)在1V到3V，优选2V到3V。这些典型的等比缩小的SONOS器件在20年85℃以及至少10,000次写/擦周期，优选100,000周期后提供的生命终止窗口(EOL)在1V到2V。
在某些实施例中，传统的纯氧(氧化物)隧穿层被氮化氧化物所代替。相对于保持低界面俘获密度时的纯氧隧穿层，该氮化氧化物有特定氮浓度曲线来减小隧穿层的同等氧化物厚度。这样在加载一个擦除电压阈值水平(VTP/VTE)时能够减小(等比缩小)编程/擦除电压到比传统未等比缩小器件一样好或更好。在其他特定的实施例中，传统氮化物的电荷俘获层被至少有不同化学计量的顶层和底层的多层氧氮化物薄膜替代。在一个这样的实施例中，多层氧氮化物包括一个富硅少氧顶层，将电荷质心定位限制在远离隧穿氧化层的位置，由此局部增加电荷俘获层的俘获密度。在其他特定的实施例中，高温氧化下(HTO)的传统的阻挡层被再氧化阻挡层所替代，以此致密化阻挡氧化物和减小等比缩小的存储器衰退率。这样的实施例为充分的存储窗口提供了足够的净电荷，同时也减小助于隧穿的俘获，在SONOS器件在减小的编程/擦除电压下操作时增强或保持编程和擦除阈值电压(VTP/VTE)。
“在…之上”，“在…之下”，“在…之间”“在…上”等词在此均作为一层对于另一层的一个相对关系。因此，例如，一层沉积或放置于另一层之上或之下可直接接触另一层，或可以有一个或多个中间层。此外，一层沉积或放置于多层之间可直接接触层或可以有一个或多个中间层。反之，第一层“在第二层上”表明与第二层是相连的。此外，一层关于其他层的相对位置，在不考虑衬底的绝对定向的情况下，假设相对于开始衬底对薄膜进行沉积，修改和移除等操作。
根据本发明的一个实施例，非易失性电荷俘获存储器件是SONOS型器件，其中电荷俘获层是一个绝缘层，如氮化物。在另一个实施例中，非易失性电荷俘获存储器是闪存型器件，其中电荷俘获层是导体层或半导体层，如多晶硅。应用氮化氧化物隧穿层的非易失性电荷俘获存储器在加载和传统器件一样或更好的擦除阙值电压水平(VTP/VTE)时可以使编程和擦除电压更低。
图5根据本发明实施例，图示了含有等比缩小的ONO堆栈的SONOS型器件500的中间结构的剖面图。值得庆幸的是在此说明的各种不同的其他SONOS的实施例在图5所示的特定实施例之外也可能被应用来生产等比缩小的ONO堆栈，但却也可能在降低的编程/擦除电压下是操作的。因此，图5所述的特点可在整个说明书中被参考，但本发明并不局限于这些特定的实施例。
在图5所示的特定实施例中，SONOS型器件500包括一个SONOS栅堆栈502，该SONOS栅堆栈502包括一个形成在衬底508表面506之上的ONO堆栈504。SONOS型器件500进一步包括一个或多个源漏极区域510，该源漏极区域510对准栅堆栈502且被沟道区域512分离。通常，等比缩小的SONOS栅堆栈502包括一个栅层514，形成在等比缩小的ONO堆栈504和部分衬底508上方并与之相连。等比缩小的ONO堆栈504将栅层514和衬底508分离或电子隔离。
在一个实施例中，衬底508是一个体衬底，包括一个单晶硅材料，该材料可以包括但不局限于，硅，锗，硅/锗或III-V族化合物半导体材料。在另一个实施例中，衬底508由含有顶端外延层的体衬层组成。在一个特定实施例中，体衬层包含的单晶硅材料可能包括但不局限于，硅，锗，硅/锗或III-V族化合物半导体材料和石英，顶端外延层包含的单晶硅材料可能包括但不局限于硅，锗，硅/锗和III-V族化合物半导体材料。在另一个实施例中，衬底508由低端体衬层上面的中间绝缘层上的顶端外延层组成。顶端外延层包含的单晶硅材料可能包括但不局限于硅(如形成硅绝缘体(SOI)的半导体衬底)，锗，硅/锗和III-V族化合物半导体材料。绝缘层包含的材料可能包括但不局限于，二氧化硅，氮化硅和氮氧化硅。低端体衬层包含的单晶硅材料可能包括但不局限于，硅，锗，硅/锗或III-V族化合物半导体材料和石英。衬底508及在此位于源极和漏极区域510之间的沟道区域512可能包含杂质原子掺杂。在一个特定实施例中，沟道区域是P型掺杂，在与之对应的实施例中，沟道区域是N型掺杂。
衬底508的源漏区域510可以是与沟道区域512传导性相反的任何区域。例如，根据本发明的一个实施例，源漏区域510是N型掺杂而沟道区域512是P型掺杂。在一个实施例中，衬底508包含硼掺杂单晶硅，其硼浓度范围为1x10¹⁵-1x10¹⁹atoms/cm³。源漏区域510由磷或砷掺杂区域组成，其N型掺杂浓度范围为5x10¹⁶-1x10²⁰atoms/cm³。在一个特定实施例中，源漏区域510在衬底508的深度范围为80-200nm。根据本发明的一个实施例，源漏区域510是P型掺杂而衬底508的沟道区域是N型掺杂。
SONOS型器件500进一步包括沟道区域512之上的栅堆栈502，该栅堆栈502包括一个ONO堆栈504，栅层514和栅覆盖层525。ONO堆栈504进一步包括隧穿层516，电荷俘获层518和阻挡层520。
在一个实施例中，隧穿层516包括一个氮化氧化物。因为编程和擦除电压产生了穿过隧穿层的大电场，约10MV/cm，编程/擦除隧穿电流更多的作为隧穿层障碍高度而不只是作为隧穿层厚度。然而，在保持期，没有大的电场存在因此流失的电荷更多的是作为隧穿层厚度而不是障碍高度。为了提高隧穿电流使得在没有牺牲电荷保持的情况下减小操作电压，在一个特定的实施例中，隧穿层516是氮化氧化物。氮化通过诱导氮到另一个纯粹的二氧化氮薄膜，增加了隧穿层相关的介电常数(ε)。在某些实施例中，氮化氧化物的隧穿层516和传统的应用纯氧做隧穿氧化物的SONOS型器件具有一样的物理厚度。在特定实施例中，氮化使隧穿层的有效(ε)在4.75-5.25之间，优选在4.90-5.1(在标准的温度下)。在一个此类实施例中，氮化使在标准的温度下隧穿层的有效(ε)在5.7。
在某些实施例中，等比缩小的SONOS器件的氮化隧穿氧化物和传统的未被等比缩小的应用纯氧做隧穿氧化物的SONOS型器件具有一样的物理厚度。通常，氮化的隧穿氧化物的介电常数越高导致存储层充电越快。在这些实施例中，电荷俘获层518在编程/擦除过程中充电要快于同样厚度的纯氧隧穿氧化物，因为电场从控制栅进入氮化的隧穿氧化物中衰减相对较小(由于氮化隧穿氧化物相对更高的介电常数)。这些实施例使SONOS型器件500在达到和传统SONOS型器件一样的编程/擦除电压阈值水平(VTP/VTE)时，在较低的编程/擦除电压下操作。在一个特定实施例中，SONOS型器件500应用含氮化隧穿氧化物的隧穿层516，其物理厚度在1.5nm-3.0nm之间，优选在1.9nm-2.2nm之间。
在一个进一步的实施例中，隧穿层516以特殊方式被氮化来减小衬底界面的俘获陷阱密度从而提高电荷保持时间。对于那些氮化氧化物隧穿层等比缩小到和纯氧隧穿氧化物具有一样物理厚度的特别实施例，电荷保持时间可能接近同样厚度的纯氧隧穿氧化物。参考图6，描述了一个实例的隧穿层616的近似的氮浓度曲线，该氮浓度614迅速降低至衬底界面613以限制连接衬底612的氮化硅(Si₃N₄)层的形成。一个氮化硅层，含有极性分子，如果出现在衬底界面613就会破坏性的增加俘获陷阱密度，由此降低通过俘获至俘获隧道降低电荷保持时间。因此，通过调整氮化隧穿氧化物的氮浓度，就可能在没有大幅度减少等比缩小的SONOS器件电荷保持时间的情况下降低编程/擦除电压V_CG。如图4进一步显示，接近界面413的25％厚度的隧穿层416被氮化为氮浓度414低于约5x10²¹氮atoms/cm³，而接近电荷俘获层420的25％厚度的隧穿层416被氮化为氮浓度414至少为5x10²¹氮atoms/cm³。
在一个实施例中，相对于纯氧隧穿层，隧穿层内的氧化物的氮化过程降低了他的能量障碍并增加了介电常数。如图5所示，隧穿层516被注解为中心线517。图6描述了一个类似的中心线617，一半厚度的隧穿层616接近衬底612，一半厚度的隧穿层616接近电荷俘获层620。在一个特定实施例中，在第一个25％厚度的隧穿层616中氮浓度614低于5x10²¹atoms/cm³，在50％厚度的隧穿层616或在中心线617氮浓度614达到约5x10²¹atoms/cm³。在进一步的实施例中，接近电荷俘获层618的最后25％厚度的隧穿层616的氮浓度614高于5x10²¹atoms/cm³。在一个典型的实施例中，对于一个2.2nm的隧穿层，接近衬底612的第一个0.6nm厚度的隧穿层的氮浓度614低于5x10²¹atoms/cm3，1.1nm厚度的隧穿层616的氮浓度614至少为5x10²¹atoms/cm³。如此，在没有严重降低等比缩小的SONOS器件的电荷保持时间的情况下，隧穿层的电容可以增加。
图7根据本发明实施例，图示了编程电压减小是由于氮化的氧化物隧穿层所引起的模拟图。如图所示，纯氧隧穿层和氮化电荷俘获层在保持电压下的泄漏电流等于氮化氧化物隧穿层和电荷俘获层氮化物，而氮化氧化物隧穿层在编程电压下的充电电流大于纯氧隧穿层。因此，在9.1V编程或擦除电压下，根据本发明氮化氧化物隧穿层可能提供的编程擦除水平和传统纯氧隧穿层在10V编程擦除电压下的编程擦除水平相同。
参照图5，SONOS型器件500的电荷俘获层518进一步包括厚度适合储存电荷和调节器件阈值电压的任何常用的电荷俘获材料。在某些实施例中，电荷俘获层518是氮化硅(Si₃N₄)，富含硅的氮化硅，或富含硅的氮氧化硅。富硅薄膜包括悬挂的硅带。在一个特别的实施例中，电荷俘获层518在电荷俘获层厚度中的化学计量比不一致。例如，电荷俘获层518可能进一步包括有不同组成的硅，氧和氮的二层氮氧化层。这些电荷俘获层中不统一组成在很多方面优于传统的具有实质上统一组成的SONOS电荷俘获层。例如，减小传统SONOS电荷俘获层的厚度会增加陷阱和陷阱之间的隧穿率，导致数据保持性流失。然而，当电荷俘获层的化学计量比根据本发明实施例调整了，电荷俘获层的厚度在保持良好的数据保持性的情况下可能被等比缩小。
在一个特定实施例中，底端氧氮化物层518A提供了相应低密度陷阱的电荷俘获层的局部区域，因此降低了隧穿氧化物界面的陷阱密度，从而减少了等比缩小的SONOS器件中的辅助隧穿的陷阱。这样导致给定电荷俘获层厚度下减小的储备电荷流失，使得等比缩小电荷俘获层以等比缩小ONO堆栈EOT。在一个这样的实施例中，底端氧氮化物518A第一组成含有高硅浓度，高氧浓度和低氮浓度来提供富氧氧氮化物。此第一氧氮化物的物理厚度在2.5nm-4.0nm，相当于EOT在1.5nm-5.0nm。在一个特定实施例中，底端氧氮化物层518A的有效介电常数(ε)接近6。
在一个进一步的实施例中，顶端氧氮化物层518B提供了相应高密度陷阱的电荷俘获层的局部区域。相关高密度陷阱使得减小厚度的电荷俘获层提供充分的俘获电荷，以致等比缩小的ONO堆栈的存储窗口保持充足。因此，高密度陷阱有增加特定电荷俘获层厚度的存储器件的编程电压和擦除电压之间差异的效应，允许电荷俘获层厚度减小，从而减小等比缩小的SONOS器件中ONO堆栈的EOT。在一个特定实施例中，顶端氧氮化物层的组成有高硅浓度，高氮浓度和低氧浓度来组成富硅少氧氧氮化物。通常，顶端氧氮化物的硅含量越高，顶端氧氮化物提供的陷阱密度越高，顶端氧氮化物层厚度减小的也越多(从而减小电荷俘获层厚度以使更低电压操作可能)。此外，硅含量越高，介电常数也越大，顶端氧氮化物层的EOT越低。这个EOT减小不仅是抵消增加的富氧底端氧氮化物的EOT，电荷俘获层EOT的净减小与传统氧氮化物电荷俘获层相比有充分均匀的组成。在一个实施例中，顶端氧氮化物的有效介电常数接近7。
图7B描绘了典型二次离子质谱(SIMS)图，其显示了以atoms/cm3表示的硅(Si)，氮(N)，氧(O)和氢(H)在隧穿层、电荷俘获层和阻挡层沉积(作为沉积)之后的浓度。基准条件(“BL”)和一个双层氧氮化物条件如图5(″双层″)所示。基准条件有单一组成的传统电荷俘获层。x轴代表深度，从阻挡层暴露的顶端表面开始作为0nm，通过堆栈从上到下终止于衬底。如图所示，双层条件下的氧浓度在接近5nm-10nm的深度区域很好的低于1.0x10²²atoms/cm³，相当于部分电荷俘获层。相比之下，基准条件显示高氧浓度在这一相同区域大于1.0x10²²。如图进一步显示，基准条件有一个6nm-10nm的固定氧浓度标记，当双层条件充分显示10nm标记附近比6nm标记有更多的氧。这不均匀的氧浓度表现了双层条件下少氧顶端氧氮化物和富氧底端氧氮化物之间的转变。
在某些实施例中，底端氧氮化物层厚度和顶端氧氮化物厚度之比为1∶6-6∶1，优选底端氧氮化物层厚度和顶端氧氮化物厚度之比至少为1∶4。在一个典型实施例中，其中第一氧氮化物物理厚度在2.5nm-4.0nm，第二氧氮化物518B的物理厚度在5.0nm-6.0nm，电荷俘获层518的净物理厚度在7.5nm-10.0nm。在一个特定实施例中，应用具有物理厚度的底端氧氮化物，对于具有净物理厚度的等比缩小的电荷俘获层，顶端氧氮化物具有的物理厚度。
在这些特别实施例中，不均匀的组成被用来定位和限制陷阱在远离隧穿层界面的电荷俘获层的一个嵌入位置(如聚集陷阱)。图8A进一步描绘了一个等比缩小的SONOS器件在保持状态下的能带图，根据本发明实施例，该SONOS器件包括一个氮化隧穿氧化物816、多层电荷俘获氧氮化物818和在衬底812和控制栅814之间的增密阻挡层。如图所示，电荷俘获层818的不均匀组成影响电荷俘获层的富硅顶端氧氮化物818B和富氧底端氧氮化物818A之间的原子价和传导性。如图8B所示，根据本发明实施例，电荷俘获层提供在电荷俘获层818中富氧和富硅氧氮化物层界面能带宽度的调整。此能带宽度调整有助于使俘获电荷重心保持在顶端氮氧化物层里面，进一步远离给定电荷俘获层厚度下的衬底。氮氧化物层之间的导体能带调整可能也有助于减少回流。
如图8A进一步显示，在一个特别的实施例中部分富硅顶端氧氮化物818B被氧化或再氧化。相对于图8A虚线描绘的前氧化能带隙，该富硅顶端区域的氧化过程可能产生接近阻挡层820的能带隙。在一个实施例中，接近一半的顶端氧氮化物层818B被再氧化以得到接近阻挡层820界面的较高氧浓度。在另一个实施例中，实质上全部顶端氧氮化物层818B被再氧化，得到比沉积更高的氧浓度。在一个实施例中，再氧化增加了顶端氧氮化物层818B中约0.25x10²¹-0.35x10²¹atoms/cm³的氧浓度。此类实施例应用再氧化电荷俘获层可能阻止陷阱迁移到电荷俘获层和阻挡层之间的界面，由此电荷俘获层厚度减小，并且没有引起实质上单一组成的电荷俘获层变薄而导致电荷保持时间损失。预防电荷迁移至阻挡层也减小了擦除状态下的阻挡氧化物的电场效应。此电场效应可以减小电子回流，或在保持同等电子回流水平的情况下可以等比缩小阻挡氧化物。这样的陷阱位置和约束是由电荷俘获层中显著不同的化学配比造成的，并且由于进一步结合特定实施例中部分电荷俘获层的再氧化使得等比缩小的SONOS器件根据本本发明在保持很好的存储保持时间的同时可以在减小的电压或更快的编程和擦除时间下操作。
尽管在此描述和图示的只有2个氧氮化物层，例如顶端和底端层，但本发明并不局限于此，多层电荷存储层可以包括任何数量N层氧氮化物层，其中任何一个或所有的都是氧，氮和/或硅的不同组成。特别的，具有不同组成多达5层氧氮化物层的多层电荷存储层已被生产和测试。
如图5进一步描述，ONO堆栈504的阻挡层520包括约的二氧化硅层。等比缩小SONOS型器件的ONO堆栈中的阻挡层520并不是那么容易因为如果做得不适当会有害的增加特定偏压情况下从控制栅过来的载电子回流。在一个实施例中包括一个部分再氧化的电荷俘获层，阻挡层520在高温氧化(HTO)下比沉积更密集。致密化的氧化膜含有较低的部分终端氢键和氢氧。例如，移除HTO氧化物里的氢或水会有增加薄膜密度和增强HTO氧化质量的效应。较高质量的氧化使得层可以被等比缩小厚度。在一个实施例中，氢浓度大于沉积的2.5x10²⁰atoms/cm³并在密集薄膜中减小到低于8.0x10¹⁹atoms/cm³。在一个典型的实施例中，HTO氧化物厚度在沉积时为2.5nm-10.0nm，并且每一处都比致密化的薄10％-30％。
在一个可选择的实施例中，阻挡氧化层进一步改进为加入氮。在一个此类实施例中，氮在形成覆盖阻挡氧化物层厚度的ONO堆栈的过程中被引入。这样的三明治结构代替传统的纯氧阻挡层，有利于减小沟道和控制栅之间的整个堆栈的EOT，并使调整能带偏移量来降低载电子回注入。然后ONO阻挡层可以并入氮化隧穿氧化物和电荷俘获层，该电荷俘获层包含一个底端氧氮化物层和顶端氧氮化物层。
在ONO堆栈504之上是栅层514。栅层514可以是任何导体或半导体材料。在一个实施例中，栅层514是多晶硅(poly)。在另一个实施例中，栅层514包含一种金属，例如，但不局限于，铪、锆、钛、钽、铝、钌、钯、铂、钴、镍、以及他们的硅化物、氮化物和碳化物。在一个特定实施例中，栅层514是多晶硅，其物理厚度在70nm-250nm。
如图5进一步显示，SONOS型器件500包括一个栅覆盖层525，其特别邻近栅层514，几乎和栅层514及ONO堆栈504有同样的临界尺寸。在某些实施例中，栅覆盖层525构成ONO堆栈502的顶层，并在图案化ONO堆栈504和栅层514的过程中提供硬质掩膜。在一些实施例中，栅覆盖层525为SONOS器件的自对孔(SAC)形成提供了便利。栅覆盖层525可以由能为后续蚀刻工艺提供必要选择的任何材料组成，例如，但不局限于，二氧化硅，氮化硅，和氮氧化硅。
在一个特殊的实施例中，SONOS型器件应用一个包括EOT为相应物理厚度为的氮化隧穿氧化物的ONO堆栈，一个包含EOT为相应物理厚度为的底端氧氮化物层的电荷俘获层，和一个EOT为相应物理厚度为的顶端氧氮化物层，以及一个沉积为并增密为的阻挡氧化物层。这样的SONOS型器件的操作电压可能接近9V，在1ms-10ms的脉冲后提供初始擦除电压阈值水平(VTE)在-2V。
图9图示了制造等比缩小的SONOS的方法的流程图，如图5所示，包括氮化氧化物隧穿层，被部分再氧化的多层氧氮化物电荷俘获层和加密的阻挡氧化物层。图9的制造方法以形成操作步骤900中在衬底含硅表面之上的氮化氧化物隧穿层开始。图10描绘了形成图9操作步骤900的氮化氧化物方法的流程图。
在图10所示的实施例中，通过多步氮化和氧化方法来完成SONOS型器件氮化隧穿氧化物的氮曲线调整。在操作步骤1001，一个薄的热氧化物由衬底表面上的一个含硅层形成，就像图5衬底508。因为有个好的衬底界面是必要的，形成化学氧化物可能要先进行热氧化。因此，在一个特别实施例中，化学氧化出现在热氧化过程中(反对采用一种传统的“氢氟酸最后”的预清洗)。在一个此类实施例中，化学氧化物同臭氧水一起生成，以形成厚度约10nm的化学氧化层。
形成的热氧化物的厚度约为1.0nm-1.8nm。在一个特别实施例中，形成的热氧化物的厚度约为1.0nm-1.2nm。因此，在实施例中，1.0nm化学氧化物出现在操作步骤501的热氧化过程中，表层氧化物的厚度并没有大幅度增加，然而氧化物的质量提高了。在一个进一步的实施例中，相对低密度的氧化物为随后合成的氮重量比wt％提供便利。然而，太低的薄膜厚度会导致硅衬底界面太多的氮。在操作步骤501的二氧化硅层的形成更加有助于阻挡后续热能工艺过程中额外的衬底氧化物形成，下面将做进一步讨论。在一个实施例中，应用常压下垂直的热反应腔(VTR)来生成热氧化，其温度在680℃-800℃，其氧化气体例如氧气(O₂)，一氧化二氮(N₂O)，氧化氮(NO)，臭氧(O₃)，水蒸汽(H₂O)。根据不同氧化物的选择，操作步骤1001的氧化时间可能持续从3.5-20分钟。在一个常压实施例中，应用O₂，温度在700℃-750℃，工艺时间在7-20分钟，形成约1.0nm的二氧化硅薄膜。
在另一个实施例中，操作步骤1001应用低气压处理器来进行氧化，例如美国加州斯科茨谷的AVIZA技术公司的先进垂直处理器(AVP)。AVP的操作温度范围为上述的VTR实施例的温度，压强在1Torr(T)和常压之间。根据操作压强的不同，形成厚度约为1.0nm-1.8nm的热二氧化硅薄膜的时间延长到近一个小时，其可能取决于一个本领域的普通技术人员。
接下来，图10实施例所示的多种氧化氮化方法中的操作步骤1002中，形成在操作步骤1001的热氧化物被氮化。通常，在操作步骤1002，应用氮退火来增加介电常数(κ)，并减小热氧化层的固定电荷。在一个实施例中，氮退火应用氮(N₂)，或氢化氮源，如氨气(NH₃)。在另一个实施例中，氮退火应用氘化氮源，如氘氨(ND₃)。在一个特殊实施例中，氮退火的温度在700℃-850℃下进行3.5-30分钟。在另一个特殊实施例中，氮退火的温度在725℃-775℃下进行3.5-30分钟。在一个此类实施例中，在常压、温度为725℃-775℃下引入NH₃进行3.5-30分钟。在一个可选择的实施例中，低气压NH₃退火应用一个处理器如AVP，在温度为800℃-900℃下操作5-30分钟。在另一个这样的实施例中，常用的氮离子和热退火结合操作。
在操作步骤1002之后，在操作步骤1004进行再氧化。在一个实施例中，在再氧化过程中，氧化气体热裂来提供接近薄膜表面的氧根。氧根排除了氮和氢的俘获电荷。再氧化操作步骤1002在衬底界面也生成了另外的氧化物，从而物理抵消衬底和隧穿层的氮浓度。例如，参考图5，再氧化帮助从隧穿层516的氮浓度分离出衬底界面513。如图6具体显示，在一个实行中，衬底界面613的隧穿层616的氮浓度614显著低于5x10²¹atoms/cm³，可能近似于5x10²⁰atoms/cm³。衬底界面氮的抵消增强了SONOS型器件的保持时间。在一个实施例中，生长在衬底界面613的氧化物厚度限定在1.2nm-3.0nm。在操作步骤1004，选择了再氧化工艺条件以致在操作步骤1001形成的热氧化物厚度防止氧化厚度超过约3.0nm，以防隧穿层缺乏任何有利的氮浓度。再氧化工艺可能应用常用的氧化剂，例如，但不局限于，NO，N₂O，O₂，O₃和水蒸汽。其中任意一个氧化剂在操作温度800℃-850℃下引入公知的热能处理机。根据操作参数，再热氧化时间可能在5-40分钟。在一个特别的实施例中，在气体熔炉加入NO，其操作温度在800℃-850℃，工艺时间约15分钟，在硅衬底上形成接近2.2nm厚的氮化氧化物薄膜。在一个这样的实施例中，再氧化的薄膜厚2.2nm形成0.5nm-0.8nm的区域，临近硅衬底界面，该区域氮浓度低于5x10²¹atoms/cm³。
在操作步骤1004的再氧化之后，操作步骤1006进行第二氮化退火来再氮化隧穿层。应用第二氮退火来进一步增加隧穿层的介电常数，并且没有破坏性的引入大量的氢或氮陷阱到衬底界面。在一个实施例中，操作步骤1006的第二氮化退火的操作条件和操作步骤1002的退火条件相同。在另一个实施例中，操作步骤1006的第二氮化退火比操作步骤1002的第一氮化退火采用更高的温度来引进另外的氮到隧穿层。在一个实施例中，氮退火应用氢化氮源，如NH₃。在另一个实施例中，氮化退火应用氘化氮源，如氘氨ND₃。在一个特殊实施例中，操作步骤1006的氮化退火应用NH₃在常压、温度在750℃-950℃下进行3.5-30分钟。在另一个特殊实施例中，NH₃退火在常压、温度在800℃-850℃下进行5-10分钟。
图10所描绘的操作步骤1001到1006提供了两个氧化操作和两个氮化操作。描述的重复的氧化氮化方案使调整隧穿层的氮浓度来实现减小编程电压或增加编程速度并且增加SONOS型器件的存储保持时间。操作步骤1001到1006中连续的氧化，氮化，再氧化，再氮化可以很好的使隧穿层的氮浓度厚度小于3.0nm同时使隧穿层和衬底之间的界面几乎没有氮和氢陷阱。操作步骤1001到1006中单独的氧化，氮化，再氧化，再氮化使第一和第二氧化以及第一和第二氮化在独立工艺条件下提供隧穿层的氮浓度曲线更大自由度的调节性。在一个有利的实施例中，操作步骤1001，1002，1004和1006在单一热能处理机连续进行，并没有在操作过程中从处理机移除衬底。在一个此类实施例中，操作步骤1001-1006时工艺气压在大气压下。首先，氧化操作步骤1001的操作温度在700℃-750℃。气流随后调整为前面所述的操作步骤1002的氮退火，其温度在725℃-775℃。熔炉温度随后迅速升为800℃-850℃，气流再一次调整来进行操作步骤1004的再氧化。最好，当整个熔炉处于800℃-850℃，气流再一次调整来进行操作步骤1006的第二氮化退火。
图5的氮化氧化物隧穿层516充分完成后，ONO堆栈的制造继续回到图9描绘的方法。在一个实施例中，多层氮化或氧化氮电荷俘获层形成在操作步骤902和904的低压CVD工艺中，使用硅源，例如硅烷(SiH4)，氯硅烷(SiH2Cl2)，四氯化硅(SiCl4)，或双叔丁基氨基硅烷(BTBAS)，氮源，如N₂，NH₃，N₂O或三氧化二氮(NO₃)，和含氧气体，如O₂或N₂O。可选择地，氢气体可能已经被替代为氘，包括例如，用ND₃替代NH₃。将氘替代氢有利于钝化衬底界面悬挂的Si键，由此增加SONOS型器件的NBTI(负栅压温度不稳定性)的寿命。
在一个典型的实施例中，在操作步骤902中一个氧氮化物电荷俘获层沉积在隧穿层之上，通过放置衬底在沉积腔体并引入工艺气体包括N₂O，NH₃和DCS，并保持腔体压强在约5-500mT，并保持衬底温度在约700℃-850℃，优选至少在约780℃，持续约2.5-20分钟。在一个进一步的实施例中，工艺气体包括第一混合气体N₂O和NH₃的混合比约为8∶1-1∶8，第二混合气体SiH₂Cl₂和NH₃的混合比约1∶7-7∶1，引入的流量约5-200标准立方厘米/分钟(sccm)。据知在这一情况下生成或沉积的氧氮化物层产生富硅富氧氧氮化物层。就像图5所述的电荷俘获层518A。在操作步骤904，电荷俘获层的形成进一步涉及CVD工艺，应用第一混合气体N₂O和NH₃混合比约为8∶1-1∶8，第二混合气体SiH₂Cl₂和NH₃混合比约为1∶7-7∶1，引入流量约5-20sccm来产出富硅富氮及少氧氧氮化物层，就像图5所述的电荷俘获层518B。
在一个实施例中，操作步骤902和904中电荷俘获层继续形成在形成隧穿层的同一工艺设备中，且没有从操作步骤901和904之间的沉积腔体卸载衬底。在一个特殊实施例中，电荷俘获层的沉积没有改变图10中操作步骤1006第二氮化退火过程中用来加热衬底的温度。在一个实施例中，沉积电荷俘获层，随后立即在操作步骤901沉积氮化隧穿层，通过调整NH₃气体的流量比，并引入N2O和SiH₂Cl₂来提供需要的气体比以生成富硅富氧层或富硅富氮氧氮化物层，或同时在双层实施方式中。
在操作步骤904之后，阻挡层通过合适的方式形成在操作步骤906，包括，例如，热能氧化或CVD沉积技术。在一个极佳的实施例中，阻挡层形成在高温CVD工艺。通常，沉积工艺涉及在沉积腔体提供硅源，例如SiH₄，SiH₂Cl₂，或SiCl₄以及含氧气体，例如O₂或N₂O，气压约50mT-1000mT持续10-120分钟，并保持衬底温度在约650℃-850℃。优选地，阻挡层继续沉积在形成操作步骤902和904中电荷俘获层的同一工艺设备中。更优选地，阻挡层形成在形成电荷俘获层和隧穿层的同一工艺设备中，并没有在操作中移除衬底。
在图9所描绘的实施例中，沉积在操作步骤906的阻挡层在操作步骤908被再氧化来增密阻挡层氧化物。如前所述，操作步骤908可能进一步氧化或再氧化部分或全部的电荷俘获层，就像图5所示的部分或全部的电荷俘获层518B来达到分级的能带隙，如图8A所示。通常，再氧化过程在氧化气体存在的情况下进行，该氧化气体例如氧气(O₂)，一氧化二氮(N₂O)，氧化氮(NO)，臭氧(O₃)，和水蒸汽(H₂O)。在一个实施例中，再氧化工艺可能需要比阻挡层沉积更高的温度。阻挡层沉积之后的再氧化能使氧化剂更好地控制分散以控制氧化或再氧化薄的电荷俘获层。在一个特别有利的实施例中，应用稀释湿法氧化。稀释湿法氧化和湿法氧化不同的是H₂∶O₂在1-1.3。在一个特殊实施例中，稀释氧化的H₂∶O₂约1.2，温度在800℃-900℃，在一个进一步的实施例中，稀释氧化的持续时间足够生成硅衬底上5.0nm-12.5nm的二氧化硅。在一个实施例中，持续时间足够生成硅衬底上约10nm-1.1nm的二氧化硅层。这样一个稀释氧化工艺有助于再氧化沉积的阻挡层氧化物并进一步氧化或再氧化部分电荷俘获层以达到如图8A或8B所示的能带结构。在另一个实施例中，操作步骤908的再氧化进一步有助于形成在NON-SONOS型器件区域的栅氧化物，就像和SONOS型器件一样的衬底上的互补金属氧化物半导体(CMOS)场效应晶体管(FET)。在另一个实施例中，操作步骤908的再氧化可能进一步有助于扩散氘到SONOS型器件的部分电荷俘获层或阻挡层。
如图9所示，操作步骤910中形成栅层后，如图5所示的栅层514，这个方法就完成了。在某些实施例中，操作步骤910可以进一步包括栅覆盖层的形成，如图5所示的栅覆盖层525。随着栅堆栈制造的完成，可以继续进行其他本领域公知的工艺以最终制造SONOS型器件300。
尽管本发明详细描述了结构特征和/或方法技术，可以理解的是发明中所界定的附加权利要求并没有局限于所述的具体特征或技术方案。这些具体特征和技术方案应被理解是作为本发明权利要求的具体实施方式。尽量说明，而并非限制本发明。