包括层叠管芯和热沉结构的半导体管芯封装.pdf

公开了一种包括层叠封装的半导体封装。该半导体管芯封装包括第一热沉结构、附连到第一热沉结构且具有第一外表面的第一半导体管芯、附连到第一半导体管芯的中间导电元件、附连到第二热沉结构的第二半导体管芯、以及附连到第二半导体管芯且包括第二外表面的第二热沉结构。在第一半导体管芯和第二半导体管芯周围设置了模制材料，其中该模制材料使第一热沉结构的第一外表面暴露，且使第二热沉结构的第二外表面暴露。

1.  一种半导体封装，包括：
第一热沉结构；
附连至所述第一热沉结构且具有第一外表面的第一半导体管芯；
附连至所述第一半导体管芯的中间导电元件；
第二半导体管芯；
附连至所述第二半导体管芯且包括第二外表面的第二热沉结构；以及
在所述第一半导体管芯和所述第二半导体管芯周围设置的模制材料，其中所述模制材料使所述第一热沉结构的第一外表面暴露，而且其中所述模制材料使所述第二热沉结构的第二外表面暴露。

2.  如权利要求1所述的半导体管芯封装，其特征在于，所述第一热沉结构包括铜。

3.  如权利要求1所述的半导体管芯封装，其特征在于，所述第一半导体管芯和所述第二半导体管芯包括垂直器件。

4.  如权利要求1所述的半导体管芯封装，其特征在于，所述第一半导体管芯和所述第二半导体管芯包括一个或多个垂直MOSFET、IGBT晶体管、BJT晶体管、以及二极管。

5.  如权利要求1所述的半导体管芯封装，其特征在于，所述中间导电元件是单导电层的形式。

6.  如权利要求1所述的半导体管芯封装，其特征在于，所述中间导电元件是具有至少一个绝缘层和至少一个导电层的多层电路衬底的形式。

7.  如权利要求1所述的半导体管芯封装，其特征在于，还包括从所述模制材料延伸出的多个引线。

8.  如权利要求1所述的半导体管芯封装，其特征在于，还包括将所述第一半导体管芯电连接至所述第一中间导电元件和将所述第二半导体管芯电连接至所述中间导电元件的多根导线。

9.  一种用于形成半导体管芯封装的方法，所述方法包括：
(a)将第一半导体管芯附连至具有第一外表面的第一热沉结构；
(b)将第二半导体管芯附连至具有第二外表面的第二热沉结构；
(c)将所述第一半导体管芯附连至中间导电元件；
(d)将所述第二半导体管芯附连至所述中间导电元件；以及
(e)在所述至少第一和第二半导体管芯周围模制模制材料，其中所模制的模制材料使所述第一外表面和所述第二外表面暴露。

10.  如权利要求9所述的方法，其特征在于，所述第一和第二半导体管芯包括垂直器件。

11.  如权利要求9所述的方法，其特征在于，所述第一和第二半导体管芯包括垂直MOSFET。

12.  如权利要求9所述的方法，其特征在于，还包括在将所述第一半导体管芯附连到所述中间导电元件之前将焊接结构沉积在所述第一半导体管芯上。

13.  如权利要求9所述的方法，其特征在于，还包括在将所述第一半导体管芯附连到所述中间导电元件之前将布线隆起焊盘形成在所述第一半导体管芯上。

14.  如权利要求9所述的方法，其特征在于，在步骤(a)之前执行步骤(c)。

15.  如权利要求9所述的方法，其特征在于，按顺序执行步骤(a)-(e)。

16.  如权利要求9所述的方法，其特征在于，所述中间导电元件是单导电层的形式。

17.  如权利要求9所述的方法，其特征在于，所述中间导电元件包括电路衬底，所述电路衬底包括至少一个绝缘层和至少一个导电层。

18.  一种包括如权利要求1所述的半导体管芯封装的系统。

包括层叠管芯和热沉结构的半导体管芯封装
发明背景
存在多种功率半导体管芯封装。在这些封装中，人们一直想要减小输入和输出端子之间存在的电阻(例如功率MOSFET封装中的源漏通态电阻(Rdson)或源漏电阻)，而人们一直想要改进这些封装的散热性质。期望减小该电阻并改进这些封装的散热性质而不增大这些封装占据的空间。
本发明各实施例单独地或共同地解决这些及其它问题。
发明概要
本发明各实施例涉及半导体管芯封装及用于制造半导体管芯封装的方法。
本发明的一个实施例涉及一种半导体封装，其包括：第一热沉结构；附连到第一热沉结构且具有第一外表面的第一半导体管芯；附连到第一半导体管芯的中间导电元件；第二半导体管芯；附连到第二半导体管芯且包括第二外表面的第二热沉结构；以及在第一半导体管芯和第二半导体管芯周围设置的模制材料，其中该模制材料使第一热沉结构的第一外表面暴露，且该模制材料使第二热沉结构的第二外表面暴露。
本发明另一实施例涉及一种用于形成半导体管芯封装的方法，该方法包括：(a)将第一半导体管芯附连至具有第一外表面的第一热沉结构；(b)将第二半导体管芯附连至具有第二外表面的第二热沉结构；(c)将第一半导体管芯附连至中间导电元件；(d)将第二半导体管芯附连至中间导电元件；以及(e)在至少第一和第二半导体管芯周围模制模制材料，其中所模制的模制材料暴露第一外表面和第二外表面。
本发明的这些和其它实施例将在下文中更详细地描述。

附图简述
图1示出根据本发明一实施例的半导体管芯封装的组件的分解图。示出了布线隆起焊盘。
图2示出上热沉结构上的有布线隆起焊盘的管芯的仰视图。
图3示出图1中所示管芯封装在处于已组装状态时的侧面透视图。
图4示出另一管芯封装实施例的侧面透视图。该管芯封装具有像图1中的实施例一样的相同构造。不过，使用焊料隆起焊盘代替布线隆起焊盘。
图5-6分别是图3-4中所示类型的半导体管芯封装的仰视图和俯视图。
图7示出包括图5-6中所示类型的管芯封装的半导体管芯封装组件。
图8示出根据本发明一实施例的另一半导体管芯封装中的组件的分解图。示出了电路衬底形式的中间导电元件。
图9示出上热沉结构上的有布线隆起焊盘的管芯的仰视图。
图10示出图8中所示封装中的中间导电元件的仰视透视图。
图11示出图8中所示组件在已组装时的侧面透视图。
图12是图11中所示类型的半导体管芯封装的侧面透视图。不过，示出焊料隆起焊盘而不是布线隆起焊盘。
图13是绝缘金属衬底的俯视透视图。
图14是图13所示绝缘金属衬底的仰视透视图。
图15-16分别是包括图8-14中所示组件的半导体管芯封装的仰视图和俯视图。
图17示出包括图15-16中所示类型的管芯封装的半导体管芯封装组件。
详细描述
本发明各实施例涉及半导体管芯封装，该半导体管芯封装包括第一热沉结构、附连到第一热沉结构且具有第一外表面的第一半导体管芯、附连到第一半导体管芯的中间导电元件、附连到第二热沉结构的第二半导体管芯、附连到第二半导体管芯且包括第二外表面的第二热沉结构、以及设置在第一和第二半导体管芯周围的模制材料。模制材料使第一热沉结构的第一外表面和第二热沉结构的第二外表面暴露。
优选半导体管芯封装中的管芯包括诸如功率晶体管之类的垂直半导体器件(即电流从管芯的一个主要表面垂直流向管芯的另一个主要表面)。垂直功率晶体管包括VDMOS晶体管和垂直双极功率晶体管。VDMOS晶体管是具有通过扩散形成的两个或多个半导体区的MOSFET(金属氧化物半导体场效应管)。它具有源极区、漏极区和栅极。该器件是垂直的，因为源极区和漏极区位于半导体管芯的相反两面。栅极可以是沟槽栅极结构或平面栅极结构，且在与源极区同一表面处形成。沟槽栅极结构是优选的，因为沟槽栅极结构相比平面栅极结构较窄并占据较少空间。在工作期间，VDMOS器件中从源极区流向漏极区的电流与管芯表面基本垂直。在其它实施例中，半导体管芯中的晶体管可以是诸如IGBT(绝缘栅双极晶体管)之类的双极晶体管。在这些实施例中，半导体管芯的一侧可具有发射极区和基极区。管芯的另一侧可具有集电极区。在另外的实施例中，半导体管芯可包括半导体二极管(例如肖特基二极管)，其具有作为输入的阳极和作为输出的阴极。
在一些实施例中第一和第二半导体管芯中的管芯还可包括水平器件。例如，诸如LDMOS器件之类的水平器件允许电流垂直地流过管芯，即使源和漏在管芯的同一侧也是如此。在其它实施例中，半导体管芯的输入和输出在管芯的同一侧，而没有电流垂直流过管芯。
在管芯封装中可存在任意合适组合的相同或不同类型的器件。如果需要可在单个封装中组合任一上述器件。例如，在同一封装中可存在垂直二极管和垂直MOSFET。
根据本发明各实施例在管芯封装中使用的模制材料可包括任意合适的材料而且可在管芯封装中模制成任意合适形式。合适的模制材料可包括诸如环氧树脂之类的热固性树脂。
以下参考附图更详细地描述本发明各实施例的其它特征。在附图中，相同标记表示相同元件。
下文中的附图示出示例性TO220型封装，其具有从封装一侧伸出的引线而且每个封装上有两个管芯。然而，本发明各实施例不限于这样的封装。例如，本发明各实施例可包括更多半导体管芯(例如，每个封装上有以与所示相同的方式层叠的3个或更多、或4个或更多管芯)。此外，通用封装配置可用于包括TO251、TO262、TO3P、TO247、TO252、以及TO263型封装的其它类型封装。其它类型封装可包括引线从封装两侧伸出的SO8型封装。其它类型封装可包括MLP(微引线封装)型封装。
图1示出根据本发明一实施例的半导体管芯封装的组件的分解图。将要描述的示例性半导体管芯封装包括两个功率MOSFET管芯。如上所述，管芯有可能具有代替功率MOSFET的其它半导体器件。例如，功率MOSFET封装可包括源极引线和源极区、栅极引线和栅极区、以及漏极引线和漏极区。在半导体二极管封装中，源极引线和源极区可替换地作为阳极引线和阳极区，而漏极引线和漏极区可替换地作为阴极引线和阴极区。在另一示例中，在双极结型晶体管封装中，源极引线和源极区可替换地作为发射极引线和发射极区，漏极引线和漏极区可替换地作为集电极引线和集电极区，以及栅极引线和栅极区可替换地作为基极引线和基极区。
图1示出设置在第一热沉结构7和第二热沉结构1之间的中间导电元件112和第二半导体管芯2-2。图2示出第一热沉结构7的下侧，且第一半导体管芯2-1也在第一热沉结构7和第二热沉结构1之间。模制材料(未示出)可设置在第一半导体管芯2-1和第二半导体管芯2-2周围。模制材料可暴露热沉结构7的第一外表面7(a)以及第二热沉结构1的第二外表面。
第一热沉结构7可以是任意合适形式而且可包括任意合适的材料。例如，第一热沉结构7可包括诸如铝、铜、或其合金之类的导热和导电材料。如图1所示，第一热沉结构7包括第一外表面7(a)以及管脚7(d)，管脚7(d)从热沉结构7的主体7(b)伸出。管脚7(d)可电连接(例如利用焊料)至漏极引线88(d)，漏极引线88(d)从第二热沉结构1的主体1(b)伸出。
第一和第二热沉结构7、1可分别从第一和第二半导体管芯2-1、2-2散热，还可担当其中MOSFET的漏极端子。
参考图2，第一半导体管芯2-1可利用焊料、导电环氧化物、或某些其它适合的导热和导电材料附连到第一热沉结构7的下侧。第二半导体管芯2-2可以相同的方式或不同的方式附连到第二热沉结构1。
第一半导体管芯2-1可包括第一表面2-1(a)，其背对第一热沉结构7。第一半导体管芯2-1的第二表面(未示出)正对第一热沉结构7，而且利用焊料、导电环氧化物等等机械地以及导电地与其连接。半导体管芯2-1的第二表面可包括漏极区，漏电流可从半导体管芯2-1流向第一热沉结构7，流向管脚7(d)以及流向外部漏极引线88(d)，其中外部漏极引线88(d)从第二热沉结构1的主体1(b)伸出。
多个电镀的布线隆起焊盘3-1、4-1可在第一半导体管芯2-1的第一表面2-1(a)上。此示例中电镀的布线隆起焊盘3-1、4-1包括栅极布线隆起焊盘4-1，其电连接至第一半导体管芯2-1的第一表面2-1(a)处的栅极区。栅电流可从栅极引线88(d)通过电镀的栅极布线隆起焊盘4-1和栅极导电部分5(例如栅极夹板)流入第一半导体管芯2-1中的栅极区。此示例中电镀的布线隆起焊盘3-1、4-1包括多个源极布线隆起焊盘3-1，其连接至第一半导体管芯2-1的第一表面2-1(a)处的一个或多个源极区。源电流可通过源极导电部分6(例如源极夹板)和电镀的源极布线隆起焊盘3-1从源极引线88(s)流向第一半导体管芯2-1中的源极区(s)。
可使用任意合适的材料和利用任意合适的工艺形成电镀的布线隆起焊盘3-1、4-1。例如，它们可包括镀镍铝线、涂覆有贵金属的铜线等。用于形成电镀的布线隆起焊盘3-1、4-1的示例工艺可包括使用在例如Lee等人于2006年3月27日提交的题为“Semiconductor Device with Solderable LoopContacts(具有可焊接回路触点的半导体器件)”的美国专利申请No.60/786,139中所描述的技术，其全部内容通过引用结合于此用于所有目的。
第二半导体管芯2-2还可具有附连到第二半导体管芯2-2的第一表面2-2(a)的多个电镀的布线隆起焊盘3-2、4-2。电镀的布线隆起焊盘3-2、4-2包括源极布线隆起焊盘3-2和栅极布线隆起焊盘4-2。第二半导体管芯2-2和相应的布线隆起焊盘3-2、4-2可具有与第一半导体管芯2-1和布线隆起焊盘3-1、4-1相同或不同的材料、特性或配置。例如，第二半导体管芯2-2的第一表面2-2(a)可具有电连接到源极布线隆起焊盘3-2的源极区和电连接到栅极布线隆起焊盘4-2的栅极区。
中间导电元件112设置在第一和第二半导体管芯2-1、2-2之间。中间导电元件112可使第一和第二半导体管芯2-1、2-2电连接或物理连接。在图1所示示例中，第一和第二半导体管芯2-1、2-2可通过中间导电元件112电连接或物理连接在一起，中间导电元件112是单个不连续金属层。中间导电元件112的源极导电部分6可使分别附连到第一和第二半导体管芯2-1、2-2的源极区的源极布线隆起焊盘3-1、3-2电连接。同样，附连到第一和第二半导体管芯2-1、2-2的栅极区的栅极布线隆起焊盘4-1、4-2可电连接到中间导电元件112的栅极导电部分5(例如利用焊料)。
中间导电元件112可以是任何合适的形式。如图1所示，在一个实施例中，中间导电元件112可包括至少一个不连续层。在此示例中，不连续层可包括栅极导电部分5和源极导电部分6。如上所述，中间导电元件可使第一和第二半导体管芯2-1、2-2中的源极区和栅极区电连接和机械连接在一起(例如通过焊料连接)。层叠的管芯2-1、2-2可利用中间导电元件112平行地电连接。如下文中所描述地，在本发明的其它实施例中，中间导电元件112可使第一和第二半导体管芯2-1、2-2机械地连接在一起，但不一定使它们电连接。在这样的实施例中，中间导电元件112可包括至少一个介电层和在绝缘层的另一侧上的导线层。
图3示出图1中所示的组件在组装到一起时的情况。在图1、2、和3中，相同标记指示相同元件。此外图3示出了区域32，其中在栅极导电结构5和其相应的外部栅极引线88(g)之间形成了焊接。
图4示出本发明的另一封装实施例。在图1、2、和4中，相同标记指示相同元件。然而，相比于图3中的实施例，在图4的实施例中，使用了焊料隆起焊盘(例如焊球)代替布线隆起焊盘。例如，代替使用源极布线隆起焊盘，可使用源极焊料隆起焊盘47、48来使第一和第二半导体管芯中的源极区连接到中间导电元件中的源极导电结构6。所形成封装内的源极焊料隆起焊盘47、48和任意其它焊料可包括铅(铅-锡)焊料或无铅焊料。还示出了栅极焊料隆起焊盘43。
在图5-6中示出了所形成的包括图1-4中的组件的封装的透视图。图5示出半导体管芯封装200的俯透视图。如图所示，第一热沉结构的第一外表面7(a)可通过模制材料11暴露。模制材料11可封装上述第一和第二半导体管芯。图6示出半导体管芯封装200的仰透视图。如图所示，第二热沉结构的第二外表面1(a)可通过模制材料11暴露。
在某些情况下(例如在SO8型封装中)，第一或第二外表面7(a)可焊接或直接连接到电路板以提供至电路板的直接电流路径和热路径(未示出)。在此示例中，外部引线的下表面可与热沉结构的下部暴露的外表面共面。
参考图7，如果需要的话，可选的额外的有翼或无翼的外部热沉208可与封装200中的暴露热沉结构表面1(a)、7(a)热接触或与其热连接。当封装连接到外部热沉208或某些其它另外的结构时，可形成半导体管芯封装组件。
图8示出本发明的另一封装实施例。与先前的实施例中一样，在图8所示的实施例中，半导体管芯可层叠在半导体管芯封装中。然而，在半导体管芯封装内没有使第一和第二半导体管芯电连接和机械连接，而是在封装内使第一和第二半导体管芯机械地连接到一起，但没有电连接到一起。在图1-8中，相同附图标记指示相同元件，且相同元件的描述无需再重复。
图8示出第一热沉结构7和第二热沉结构1。可在第一和第二热沉结构7、1之间、以及第一半导体管芯2-1(参见图9，其示出第一半导体管芯2-1和第一热沉结构7的下侧)和第二半导体管芯2-2之间设置诸如绝缘金属衬底之类的电路衬底8。
如图8所示，电路衬底8包括在绝缘层一侧上的第一不连续上导电层。该上导电层包括第一源极金属层9-1和第一栅极金属层10-1。如图所示，这些层9-1、10-1的每一个包括连接到一个或多个外部引线58的至少一个管脚。因为半导体管芯2-1、2-2相互电绝缘，所以它们需要分开的输入和输出，而且像上述实施例一样这些输入和输出不共享。
如图所示，在此示例中，存在六个外部引线而不是像上述半导体管芯封装中的三个外部引线。六个外部引线对应于封装中第一半导体管芯的栅极、源极、和漏极连接，以及半导体管芯封装中第二半导体管芯的栅极、源极、和漏极连接。
图10示出图8中所示的电路衬底8的下侧。如其中所示，电路衬底8包括不连续的下导电层，其包括第二源极金属层9-2和第二栅极金属层10-2。
同时参考图8和10，第一源极金属层9-1和第二源极金属层9-2、以及第一栅极金属层10-1和第二栅极金属层10-2机械地连接在一起，但在管芯封装内相互电绝缘，因为在它们之间存在绝缘层。在此示例中，电路衬底8包括绝缘层以及在绝缘层另一侧上的不连续导电层。然而，在其它实施例中，可能不止三种不同层。
图11示出图8-10中所示组装组件的侧面透视图。图11中所示的许多组件与图1-3中相似。然而，图11还示出了焊接互连区59，其可包括焊料，以将对应于第一栅极层10-1的管脚接合至多个外部引线58中相应的外部栅极引线。此外，还示出了将第二半导体管芯连接至第二热沉结构1的管芯附连焊盘(solder die attach)60。
图11还示出图8和10中所示的电路衬底8的绝缘层55。绝缘层55可由陶瓷或聚合物材料制成，且可使绝缘层55两侧的金属层(例如铜层)电绝缘，以使第一和第二半导体管芯2-1和2-2相互电绝缘。
图12示出类似于图11中实施例的实施例，其不同之处在于示出焊料隆起焊盘代替布线隆起焊盘。图13和14分别示出图12中所示的电路衬底8的俯视透视图和仰视透视图。与先前实施例中一样，第一和第二源极金属层9-1、9-2被中间绝缘层55分隔开。第一和第二栅极金属层10-1、10-2被同一中间绝缘层55分隔开。
参考图12，栅极焊料隆起焊盘72可使第一半导体管芯2-1中的栅极区与电路衬底8中的第一栅极金属层10-1电连接。源极焊料隆起焊盘74可使第一半导体管芯中的源极区与电路衬底8中的第一源极金属层9-1电连接。可在第二半导体管芯2-1中的源极区和栅极区与第二源极金属层以及第二栅极金属层之间制作相应的焊料隆起焊盘连接。
在图15-16中示出了所形成的包括图8-14中的组件的封装的透视图。图15示出半导体管芯封装202的俯视透视图。如图所示，第一热沉结构的第一外表面7(a)可通过模制材料11暴露。模制材料11可封装上述第一和第二半导体管芯。如图15所示，与图6中所示的实施例不同，图15中的实施例总共包括六个引线，其中一组三个引线对应于第一半导体管芯中的第一MOSFET中的源极、栅极、以及漏极，而另一组三个引线对应于第二半导体管芯中的第二MOSFET中的源极、栅极、以及漏极。图16示出通过模制材料11暴露的热沉结构的第二外表面1(a)。
在某些情况下(例如在SO8型封装中)，第一或第二外表面7(a)可焊接或直接连接到电路板以提供至电路板的直接电流路径和热路径(未示出)。在此示例中，外部引线的下表面可与热沉结构的下部暴露的外表面共面。
参考图17，如果需要的话，可选的额外的有翼或无翼的热沉208可与封装200中的暴露热沉结构表面1(a)、7(a)热接触或与其热连接。当封装连接到另外的热沉208或某些其它另外的结构时，可形成半导体管芯封装组件。图17还示出了设置在第一热沉结构的暴露表面7(a)与另外的热沉208之间的电绝缘Mylar带216。绝缘带216(或其它层)能防止另外的热沉208在第一和第二热沉结构7、1的暴露表面7(a)、1(a)之间形成导电通道。
有许多方式来使用如上所述的半导体管芯封装和封装组件。例如，可将它们连同诸如计算机系统、服务器、无线电话、电视、电源等等之类的电气系统中的其它组件安装至电路板。具体地，它们可用于这些系统中的功率转换电路。
可利用任意合适的工艺形成本发明各实施例。例如，本发明某些实施例可通过以下步骤形成：
(a)使第一半导体管芯附连至具有第一外表面的第一热沉结构；
(b)使第二半导体管芯附连至具有第二外表面的第二热沉结构；
(c)使第一半导体管芯附连至中间导电元件；
(d)使第二半导体管芯附连至中间导电元件；以及
(e)在至少第一和第二半导体管芯周围模制模制材料，其中所模制的模制材料暴露第一外表面和第二外表面。在上下文中提供了可在本发明各实施例中使用的示例工艺步骤的其它细节。
可按照任意合适顺序执行上述步骤。例如，在用于制造如上所述的封装的示例方法中，半导体功率MOSFET芯片可以是焊料隆起焊盘型和布线隆起焊盘型。焊料和布线隆起焊盘可出现在将功率MOSFET管芯从之前所在的晶圆(例如用锯子)切割出来之前或之后。高温焊料或镀焊料的铜球可用于为管芯形成隆起焊盘。
只要获得了有焊料隆起焊盘或布线隆起焊盘的管芯，就可利用焊料(中等熔点焊料)等等将有隆起焊盘的管芯附连至第二下热沉结构。或者或还可使用助熔剂打点。
然后可获得中间导电元件。如上所述，中间导电元件例如可以是诸如焊盘之类的不连续单金属层，或可以是诸如DBC(直接接合铜)衬底之类的多层电路衬底。这些都是可买到的，或是本领域普通技术人员很容易制造的。
然后可使用低熔点焊料在中间导电元件上进行丝网印刷工艺。可使用夹具、取置机器(pick and place)等等将有隆起焊盘的管芯附连至中间导电元件，而且可进行重熔工艺。接着，可使用焊膏丝网印刷中间导电元件的另一侧。
在进行上述步骤之前或之后，可利用焊料等将另一有布线隆起焊盘或焊料隆起焊盘的管芯附连至上热沉结构。然后可将上热沉结构和有隆起焊盘的管芯附连至中间导电元件上与包含先前附连的有隆起焊盘管芯那一侧相反的一侧上，从而形成层叠管芯结构。
可利用模制管芯或胶带辅助的模制工艺模制所得结构。在胶带辅助的模制工艺中，可用胶带覆盖热沉结构的一个或两个外表面，并进行模制工艺。对本领域普通技术人员而言模制工艺是公知的。在进行模制工艺之后，可去除胶带以暴露之前覆盖的热沉结构外表面。在模制之后，可进行电镀(即铅电镀)、切边、以及测试过程。
本发明的各实施例具有许多优点。首先，通过增加管芯附连面积而不改变管芯封装的覆盖区域或平台，可获得高功率产品。其次，如图8-17中各实施例所示，通过层叠管芯并使用诸如DBC衬底、IMS(绝缘金属衬底)衬底之类的电路衬底或在两个导电层之间具有绝缘层的其它衬底使管芯绝缘，可实现双通道功能。此外，本发明各实施例具有穿过管芯封装的顶部和底部的两个散热通道，因此改善了散热。通过增加散热通道，实现了更好的散热。最后，在封装中使用焊料或布线隆起焊盘，从而改善了封装上的Rdson。
对诸如“上”、“下”、“在……之上”、“在……之下”等等之类的位置关系的任何引用是为了指代附图中的说明，可指也可不指实际实施例中的绝对位置。
对“一”、“一个”和“该”的叙述旨在表示一个或多个，除非具体指明为相反情况。此外，如本文中所使用地，诸如“附连到”和“连接到”之类的短语既包括两个元件之间的直接连接也包括间接连接(例如其中有中间元件)。
在此已采用的术语和表达是用作描述的而非限制性的术语，并且使用这些术语和表达并不旨在排除所示和所描述特征的等效特征，可认为各种修改有可能在要求保护的本发明范围内。
此外，本发明一个或多个实施例的一个或多个特征可与本发明其他实施例的一个或多个特征组合，而不背离本发明的范围。
上述所有专利、专利申请、出版物、和描述出于所有目的通过引用整体结合于此。没有一项被视为是现有技术。