基于MVB接口的PWM输入模块及MVB设备 【技术领域】
本发明涉及一种MVB总线技术，尤其涉及一种基于MVB接口的PWM输入模块及MVB设备；属于自动化技术领域。
背景技术
多功能车辆总线(Multifunction Vehicle Bus；以下简称：MVB)是将位于同一车辆，或固定连接的不同车辆中的标准设备连接到列车通信网络上的车辆总线。MVB总线上的主设备对连接到总线上的各个设备进行集中控制。
现有技术中MVB接口的脉宽调制(Pulse Width Modulation；以下简称：PWM)信号通常经由中央处理单元(Central Processing Unit；以下简称：CPU)及MVB协议控制器处理后输入至MVB总线。而CPU在执行操作时有软件运行，这将使列车通信网络现场存在较大干扰时影响列车运行的可靠性及稳定性，并且带有CPU的电路成本相对较高。
【发明内容】
本发明要解决的技术问题是：提供一种基于MVB接口的PWM输入模块及MVB设备，以解决列车通信网络现场存在较大干扰时，采用CPU及MVB协议控制器处理PWM输入影响列车运行可靠性及稳定性的问题。
本发明提供一种基于MVB接口的PWM输入模块，包括：处理单元、控制单元、通信存储单元和PWM转换单元；
所述处理单元与所述控制单元连接；所述通信存储单元分别与所述处理单元、所述控制单元和所述PWM转换单元连接；
所述PWM转换单元将获取的PWM信号转换为数字信号，并将所述数字信号对应的数据发送至所述通信存储单元；所述处理单元对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送至所述控制单元；所述控制单元根据所述主帧对应的解码数据判断出发送端口，并控制所述通信存储单元将存储的所述数字信号对应的数据从所述发送端口读入所述处理单元；所述处理单元对所述数字信号对应的数据进行编码后发送至MVB总线。
进一步的，所述处理单元包括：接口子单元、判断子单元、编码子单元和解码子单元；
所述接口子单元与所述控制单元、所述通信存储单元、所述判断子单元、所述编码子单元和所述解码子单元连接；所述判断子单元与所述解码子单元连接；
所述接口子单元从所述MVB总线接收数据帧；所述判断子单元判断接收的数据帧帧头是否正确，若正确则所述解码子单元对所述帧头后面的数据帧进行解码；所述接口子单元将主帧对应的解码数据发送至所述控制单元；所述接口子单元从所述发送端口接收到所述通信存储单元发送的所述数字信号对应的数据，所述编码子单元对所述数字信号对应的数据进行编码，并经由所述接口子单元发送至所述MVB总线。
进一步的，所述控制单元包括：接收子单元、比较子单元和控制子单元；
所述接收子单元与所述处理单元和所述比较子单元连接；所述比较子单元与所述控制子单元连接；
所述接收子单元接收所述处理单元发送的主帧对应的解码数据；比较子单元将所述主帧对应的解码数据与各端口属性进行比较，得到发送端口；所述控制子单元将所述发送端口置位，并控制所述通信存储单元将存储的所述数字信号对应的数据从所述发送端口读入所述处理单元。
进一步的，所述控制单元还可以包括：校验单元，与所述控制单元连接；
所述控制单元控制所述校验单元每隔设定位长对从所述通信存储单元写入所述处理单元的数据进行校验。
进一步的，该基于MVB接口的PWM输入模块还可以包括：
MVB地址配置单元，与所述控制单元连接，为所述PWM输入模块配置在所述MVB总线上的地址。
本发明还提供一种MVB设备，包括前述PWM输入模块、物理接口模块和PWM采集模块；所述物理接口模块分别与MVB总线和所述PWM输入模块连接，所述PWM输入模块与所述PWM采集模块连接。
进一步的，所述MVB设备中的所述PWM输入模块可以为现场可编程门阵列FPGA。
本发明提供的基于MVB接口的PWM输入模块及MVB设备，在与MVB总线连接的物理接口上设置PWM输入模块，通过该模块对采集到的PWM信号进行处理后送至MVB总线，在列车通信网络现场存在较大干扰情况下，提高了列车运行的可靠性及稳定性，并降低了设备成本。
【附图说明】
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个基于MVB接口的PWM输入模块实施例的结构示意图；
图2为本发明又一个基于MVB接口的PWM输入模块实施例的结构示意图；
图3为本发明一个MVB设备实施例的结构示意图；
图4为本发明一个MVB设备实施例中PWM采集模块的电路图。
【具体实施方式】
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明一个基于MVB接口的PWM输入模块实施例的结构示意图，如图1所示，该模块包括：处理单元11、控制单元12、通信存储单元13和PWM转换单元14；
处理单元11与控制单元12连接；通信存储单元13分别与处理单元11、控制单元12和PWM转换单元14连接；
PWM转换单元14将获取的PWM信号转换为数字信号，并将所述数字信号对应的数据发送至通信存储单元13；处理单元11对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送至控制单元12；控制单元12根据主帧对应的解码数据判断出发送端口，并控制通信存储单元13将存储的数字信号对应的数据从发送端口读入处理单元11；处理单元11对数字信号对应的数据进行编码后发送至MVB总线。
需要说明的是，MVB总线上连接的MVB设备按照性能可以分为0类～5类设备，其中，0类设备不具有数据通信能力，主要包括中继器和总线耦合器等；1类设备具有过程数据传输性能和设备状态响应性能；2类～5类设备除了具有1类设备的性能外，还有具有传递消息数据的性能；此外，4类和5类设备还具有MVB总线管理能力。
PWM信号在MVB总线上是通过过程数据传输的，而1类～5类设备均具有过程数据传输能力，因此，而本发明提供的基于MVB接口的PWM输入模块可以为1类～5类设备中的一个功能模块，该功能模块由外壳以及内部电路板组成，电路板为执行具体操作的功能元件。
在MVB网络中，与MVB总线连接的多种设备均能够产生PWM信号。PWM转换单元14接收到本设备或其他设备产生的PWM信号后，首先将PWM信号转换为数字信号，再将数字信号转换为通信存储单元13能够存储的数据，然后将数字信号对应的数据发送至通信存储单元13中进行存储。
MVB总线上传输的信号为数字信号，这些数字信号以帧为基本单位进行传输，帧可以分为主帧和从帧，主帧中包括MVB总线的指令信息，从帧中包括MVB总线发送的具体数据信息。每一帧都包括帧头和帧尾，MVB总线上传递的数据帧，除了帧头和帧尾外，均为标准的曼彻斯特码。主帧和从帧的帧头具有不同的编码。处理单元11接收到来自MVB总线的数字信号，即接收到来自MVB总线的数据帧后，对这些数据帧进行解码，并将主帧对应的解码数据发送至控制单元12，这些解码数据为控制单元12能够识别的逻辑数据。主帧中包括的指令信息可能为接收数据指示，还可能为发送数据指示。控制单元12能够根据主帧的解码数据判断出指令信息的类型。若指令信息指示本设备发送数据，则控制单元12进一步根据主帧对应的解码数据判断出本设备对应的发送端口，并控制通信存储单元13将存储的数据从发送端口读入处理单元11中。处理单元11对通信存储单元13发送的数据进行编码后发送至MVB总线。若指令信息指示本设备接收数据，则控制单元12能够根据主帧对应的解码数据判断出本设备的接收端口，并控制处理单元11将从帧对应的解码数据从接收端口发送至通信存储单元。
本实施例提供的基于MVB接口的PWM输入模块，在与MVB总线连接的物理接口上设置PWM输入模块，通过该模块将PWM信号转换为数字信号，并对数字信号进行编码后送至MVB总线，该模块采用硬件电路向总线输入PWM信号，因此，在列车通信网络现场存在较大干扰情况下，相较软件实现方式具有更高的可靠性及稳定性，并且成本更加低廉。
实施例二
图2为本发明又一个基于MVB接口的PWM输入模块实施例的结构示意图，如图2所示，该模块包括：处理单元11、控制单元12、通信存储单元13和PWM转换单元14；
其中，处理单元11与控制单元12连接；通信存储单元13分别与处理单元11、控制单元12和PWM转换单元14连接；
PWM转换单元14将获取的PWM信号转换为数字信号，并将该数字信号对应的数据发送至通信存储单元13；处理单元11对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送至控制单元12；控制单元12根据主帧对应的解码数据判断出发送端口，并控制通信存储单元13将存储的数字信号对应的数据从发送端口读入处理单元11；处理单元11对数字信号对应的数据进行编码后发送至MVB总线。
进一步的，处理单元11具体包括：接口子单元111、判断子单元112、编码子单元113和解码子单元114；
接口子单元111与控制单元12、通信存储单元13、判断子单元112、编码子单元113和解码子单元114连接；判断子单元112与解码子单元114连接；
接口子单元111从MVB总线接收数据帧；判断子单元112判断接收的数据帧帧头是否正确，若正确则解码子单元114对帧头后面的数据帧进行解码；接口子单元111将主帧对应的解码数据发送至控制单元12；接口子单元111从发送端口接收到通信存储单元13发送的数字信号对应的数据，编码子单元113对数字信号对应的数据进行编码，并经由接口子单元111发送至MVB总线。
控制单元12可以具体包括：接收子单元121、比较子单元122和控制子单元123；
接收子单元121与处理单元11和比较子单元122连接；比较子单元122与控制子单元123连接；
接收子单元121接收处理单元11发送的主帧对应的解码数据；比较子单元122将主帧对应的解码数据与各端口属性进行比较，得到发送端口；控制子单元123将发送端口置位，并控制通信存储单元13将存储的数字信号对应的数据从发送端口读入处理单元11。
此外，该PWM输入模块还可以包括：
校验单元15，与控制单元12连接；
控制单元12控制校验单元15每隔设定位长对从通信存储单元13写入处理单元11的数据进行校验。
该PWM输入模块还可以包括：
MVB地址配置单元16，与控制单元12连接，为PWM输入模块配置在MVB总线上的地址。
由于PWM信号在MVB总线上是通过过程数据传输的，即PWM信号可以通过MVB总线上的1类～5类设备进行传输，因此，本发明提供的基于MVB接口的PWM输入模块可以为1类～5类设备中的一个功能模块，该功能模块的功能可以编程到一片现场可编程门阵列(Field-Programmable GateArray；以下简称：FPGA)芯片上，由FPGA芯片完成将PWM信号输入到MVB总线的工作，简化电路了结构。
PWM转换单元14接收到本设备或其他设备产生的PWM信号后，根据PWM的脉宽占空比将PWM信号转换为数字信号，并将数字信号转换成通信存储单元13能够存储的数据，并将这些数据发送到通信存储单元13中进行存储。
MVB总线上传输的信号为数字信号，这些数字信号以帧为基本单位进行传输，数据帧分为主帧和从帧，每一帧都包括帧头和帧尾，除帧头和帧尾外均为标准的曼彻斯特码，因此，处理单元11可以为曼彻斯特解码器。其中，帧尾为0.75BT+125nS的低电平。处理单元11监测MVB总线线路中电平的下降沿，并作为每一帧的开始。接口子单元111每接收到来自MVB总线的数据帧，判断子单元112首先判断帧头数据是否正确，若正确，则解码子单元114对该帧头后面的数据帧进行解码，得到解码数据，并将主帧对应的解码数据发送给控制单元12。该主帧中包括的MVB总线指令信息可以为指示本设备发送数据或接收数据的信息。若为指示本设备发送数据的信息，则比较子单元122将主帧对应的解码数据与预先设置的本设备的各端口属性进行比较，若与某一端口的属性相同，则说明MVB总线指示该端口来发送数据。则控制子单元123将该端口的“端口有效标志”置位。端口有效置位后，控制子单元123控制通信存储单元13，从该发送端口将存储的数据读入编码子单元113，编码子单元113首先加上一个从帧帧头，然后将通信存储单元13存储的数据按8位位宽依次读取，并将读取的数据编成标准的曼彻斯特码。数据读取完毕后，编码子单元113在数据末尾加一个从帧帧尾。在数据读取过程中，每经过设定位长后，控制子单元123控制校验单元15附加一个8位的循环冗余码校验(Cyclical Redundancy Check；以下简称：CRC)的校验码，对编码子单元113读取的数据进行校验。
若为主帧中的指令信息指示本设备接收数据，则比较子单元122获取本设备的接收端口，控制子单元置位接收端口，并控制解码子单元114将解码数据从接口端口写到临时存储单元内，每经过规定的位长，控制校验单元15读入一个8位的CRC校验码，并将读入的CRC与自身产生的CRC校验进行比较，如果比较结果不一致，则在对应的接收端口置位“信号错误”标志，临时存储单元内的数据不存入通信存储单元13内；如果全部输入均无CRC错误，则将临时存储单元内存储的解码数据依次存入通信存储单元13内。
另外，本实施例提供的PWM输入模块还具有MVB地址配置功能，以此来确定本设备在MVB总线上的逻辑地址。MVB地址配置由MVB地址配置单元16来完成，MVB总线上的设备地址和逻辑地址为12位二进制，MVB地址配置单元16和MVB总线上的设备地址以及逻辑地址的对应关系为：
设备地址＝MVB逻辑地址＝编码值*16
通过对本设备进行编码，可以方便MVB总线上的主设备依据设备地址向总线上连接的各MVB设备发送数据。
本发明实施例提供的基于MVB接口的PWM输入模块，在与MVB总线连接的物理接口上设置PWM输入模块，该模块将从PWM信号经过处理后转换成数字信号，并发送至MVB总线。这种采用硬件电路向总线上发送PWM信号的方式，在列车通信网络现场存在较大干扰情况下，相较软件方式具有更高的可靠性及稳定性。另外，该PWM输入模块的全部操作可以编程到一片FPGA芯片上，通过该FPGA芯片完成将PWM输入MVB总线的功能，简化了电路结构，降低了成本。
实施例三
图3为本发明一个MVB设备实施例的结构示意图，如图3所示，该设备包括：物理接口模块1、PWM采集模块2和PWM输入模块3；
其中，物理接口模块1分别与MVB总线和PWM输入模块3连接，PWM输入模块3与PWM采集模块2连接。
PWM输入模块3为前述实施例所提供的基于MVB接口的PWM输入模块。该模块具体包括：处理单元11、控制单元12、通信存储单元13和PWM转换单元14；PWM转换单元14将获取的PWM信号转换为数字信号，并将数字信号对应的数据发送至通信存储单元13；处理单元11对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送至控制单元12；控制单元12根据主帧对应的解码数据判断出本设备的发送端口，并控制通信存储单元13将存储的数字信号对应的数据从发送端口读入处理单元11；处理单元11对数字信号对应的数据进行编码后发送至MVB总线。
由于PWM信号通过具有传输过程数据能力的1类设备或者是同样具有过程数据传输能力的2类～5类设备传输的，因此，本发明提供的MVB设备可以为1类设备，或2类～5类设备。而MVB中的PWM输入模块3由外壳以及内部电路板组成，电路板为执行具体操作的功能元件，该PWM输入模块3的执行的操作可以编程到一片FPGA硬件芯片上，由这片FPGA硬件芯片来完成PWM输入模块3的功能，从而简化了电路结构。
在MVB网络中，与MVB总线连接的多种设备均能产生PWM信号。PWM信号可以通过PWM采集模块2进行采集，参见图4。PWM转换单元14接收到PWM采集模块2采集的PWM信号后，将PWM信号转换为数字信号后，将数字信号转换成通信存储单元13能够存储的数据，再发送至通信存储单元13中进行存储。
处理单元11从与MVB总线连接的物理接口模块1上接收到数字信号，即接收到数据帧后，对数据帧进行解码，并将主帧对应的解码数据发送至控制单元12。主帧中为MVB总线的指令信息，控制单元12能够根据主帧对应的解码数据判断出本设备对应的发送端口，并控制通信存储单元13将存储的数据从发送端口读入处理单元11，处理单元11对数据进行编码后发送至MVB总线。从而完成了PWM信号输入至MVB总线的过程。
本实施例提供的MVB设备对于PWM输入信号处理的更为详细的过程可参见前述实施例，在此不再赘述。
本实施例提供的MVB设备，在设备内部设置PWM输入模块，通过该模块将PWM信号转换为数字信号，并发送到MVB总线上。这种采用硬件电路向总线上发送PWM信号的方式，在列车通信网络现场存在较大干扰情况下，相较软件方式具有更高的可靠性及稳定性。另外，该PWM输入模块的全部操作可以编程到一片FPGA芯片上，通过该FPGA芯片完成将PWM输入MVB总线的功能，简化了电路结构，降低了成本。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。