先进四方扁平无引脚封装结构及其制造方法 【技术领域】
本发明涉及一种封装结构及其制造方法。更明确而言， 本发明涉及一种先进四方 扁平无引脚 (advanced quad flat non-leaded， a-QFN) 封装结构及其制造方法。背景技术
依据导线架 (leadframe) 的引脚的形状， 四方扁平封装 (quad flat package， QFP) 可分为 I 型 (QFI)、 J 型 (QFJ) 以及无引脚型 (QFN) 封装。其中， 由于 QFN 封装结构具有降 低引脚感应系数 (inductance)、 小型脚位 (footprint)、 较薄的外形与较快的信号传输速 度等多个优点。因此， QFN 封装结构已成为封装结构的一种风行选择， 且适合具有高频 ( 例 如， 射频频宽 ) 传输的芯片封装 (chip package)。
以 QFN 封装结构而言， 芯片座与环绕的接触端子 ( 引脚接垫 ) 是从片状的导线 架结构中所形成。QFN 封装结构一般是通过表面粘着技术 (SMT) 而焊接于印刷电路板 (printed circuit board， PCB)。此外， QFN 封装结构的芯片座或接触端子 / 接垫于封装工 艺能力内需要被设计得恰当， 以促使长时间良好的接合可靠度。 发明内容 本发明提供一种先进四方扁平无引脚封装结构及其制造方法， 可帮助减少芯片座 与封装胶体之间的脱层 (delamination) 现象与提高产品的可靠度。
本发明提供一种先进四方扁平无引脚封装结构， 其具有具有芯片座与多个引脚的 载体、 配置于载体上的芯片、 多条焊线以及封装胶体。 引脚包括多个内引脚与多个暴露于封 装胶体外的外引脚。芯片座包括至少一周围部与被周围部围住的容纳槽。至少一容纳槽具 有粗糙表面， 此粗糙表面可增加芯片座与周围封装胶体之间的附着力 (adhesion)。焊线配 置于芯片与内引脚之间。封装胶体包覆芯片、 芯片座、 焊线与内引脚， 且填充于容纳槽内。
根据本发明的实施例， 载体或芯片座的至少一容纳槽可设计为具有粗糙表面， 以 提升载体或至少一芯片座与周围封装胶体的接合能力 (bondingcapability)。粗糙表面可 为载体的粗化上表面或形成于载体上的粗糙材料层的粗糙顶表面。
本发明还提供一种先进四方扁平无引脚封装结构的制造方法。 提供具有上表面以 及下表面的基材， 且基材包括至少一容纳槽与多个由多个开口之间所定义出的内引脚部。 内引脚配置环绕容纳槽。接着， 对基材的上表面进行粗化处理， 以提供粗糙表面。通过电镀 第一金属层于内引脚部上与第二金属层于基材的下表面上而形成多个内引脚。接着， 提供 芯片于基材的容纳槽的粗糙表面， 且形成多条焊线于芯片与内引脚之间。封装胶体形成于 基材上， 以覆盖芯片、 焊线与内引脚， 且填充于容纳槽内。 之后， 通过第二金属层为蚀刻掩模 来进行蚀刻工艺以蚀穿基材， 至填充于开口内的封装胶体暴露出来为止， 以形成多个引脚 与芯片座。
根据本发明的实施例， 粗糙表面可通过粗化基材的上表面或形成具有粗糙表面的 粗糙材料层于基材上。
为让本发明的上述特征和优点能更明显易懂， 下文特举实施例， 并配合附图作详 细说明如下。 附图说明 图 1A 至图 1G’ 为本发明的实施例的一种先进四方扁平无引脚封装结构的制造方 法的剖面示意图。
图 2 为本发明的实施例的一种先进四方扁平无引脚封装结构的俯视示意图。
图 3 为本发明的另一实施例的一种先进四方扁平无引脚封装结构的俯视示意图。
图 4 为本发明的实施例的一种具有粗糙材料层的先进四方扁平无引脚封装结构 的剖面示意图。
附图标记说明
20 ： 先进四方扁平无引脚封装结构
100、 200 ： 载体
110、 210 ： 基材
110a、 110a’ ： 上表面
110a” ： 粗糙表面 110b ： 下表面 113a ： 第三图案化光致抗蚀剂层 113b ： 第四图案化光致抗蚀剂层 114a ： 第一图案化光致抗蚀剂层 114b ： 第二图案化光致抗蚀剂层 115、 215 ： 粗糙材料层 115a ： 粗糙表面 116a、 216a ： 第一金属层 116b、 216b ： 第二金属层 120a、 220a ： 容纳槽 122、 222 ： 中心部 122a ： 底表面 124 ： 周围部 125、 225 ： 接地环 130 ： 内引脚部 130’ 、 230 ： 内引脚 136、 236 ： 外引脚 138 ： 接触端子 140、 240 ： 粘着层 150、 250 ： 芯片 160、 260 ： 焊线 180、 280 ： 封装胶体 220 ： 芯片座238 ： 引脚 S1 ： 第一开口 S1a ： 底表面 S2 ： 第二开口具体实施方式
现将详细参考本发明的目前优选实施例， 其实例在附图中说明。 在任何可能之处， 附图及描述内容中均使用相同参考编号来指代相同或相似部分。
图 1A 至图 1G’ 为本发明的实施例的一种先进四方扁平无引脚封装结构的制造方 法的剖面示意图。
请参考图 1A， 提供具有上表面 110a 以及下表面 110b 的基材 110。基材 110 的材 料例如为铜、 铜合金或其他适用的金属材料。接着， 请再参考图 1A， 形成第一图案化光致抗 蚀剂层 114a 于基材 110 的上表面 110a 上， 以及形成第二图案化光致抗蚀剂层 114b 于基材 110 的下表面 110b 上。
接着， 请参考图 1B， 通过第一图案化光致抗蚀剂层 114a 作为蚀刻掩模， 对基材 110 的上表面 110a 进行半蚀刻工艺 (half-etching process)， 以移除部分基材 110 且形成至少 一容纳槽 120 与多个第一开口 S1。半蚀刻工艺例如是湿式蚀刻工艺。同时， 第二图案化光 致抗蚀剂层 114b 可保护基材 110 的下表面 110b。容纳槽 120a 具有中心部 122 与环绕中心 部 122 配置的周围部 124。通过第一开口 S1 来定义， 以形成多个各自独立的内引脚部 130， 且内引脚部 130 与周围部 124 分离。内引脚部 130 环绕周围部 124 配置。内引脚部 130 可 排列成多列、 多行或多阵列。周围部 124 可视为接地环 (ground ring)。
请参考图 1C， 通过遗留的第一图案化光致抗蚀剂层 114a 作为蚀刻掩模， 第二图 案化光致抗蚀剂层 114b 可用以保护基材 110 的下表面 110b， 对基材 110 所暴露出的上表 面 110’ 进行粗化处理 ( 绘示为箭头 )， 而使得暴露出的上表面 110’ 变成粗糙或粗化表面 110a” 。举例来说， 优选的粗化表面 110” 的粗糙度 (roughness) 为不小于 0.15 微米 (μm)。 此外， 粗化表面 110a” 的粗糙度可依据所选择的封装胶体而调整。粗化处理或研磨处理 (abrading process) 可通过进行物理处理或化学处理而达成。物理处理例如是喷砂处理 (sand-blasting process)。化学处理例如是酸性蚀刻工艺或碱性蚀刻工艺。酸性蚀刻工 艺可例如使用氯化铁 (ferric chloride) 作为蚀刻液。碱性蚀刻工艺可例如使用氯化铵 (ammonium chloride) 作为蚀刻液。
请参考图 1D， 接着图 1C 的步骤， 移除第一图案化光致抗蚀剂层 114a 与第二图案 化光致抗蚀剂层 114b 之后， 形成第三图案化光致抗蚀剂层 113a 于基材 110 的上表面 110a 上， 以及形成第四图案化光致抗蚀剂层 113b 于基材 110 的下表面 110b 上。第三图案化光 致抗蚀剂层 113a 填满容纳槽 120a 与第一开口 S1。之后， 形成第一金属层 116a 于基材 110 所暴露出的部分上表面 110a’ ， 特别是形成于内引脚部 130 的被暴露出的表面上， 而形成内 引脚 130’ 。通过第四图案化光致抗蚀剂层 113b 为掩模， 形成第二金属层 116b 于基材 110 被暴露出的下表面 110b。在本实施例中， 第一金属层 116a 与第二金属层 116b 的形成方式 例如是电镀。由于形成第一金属层 116a 是在形成内引脚部 130 之后， 形成于内引脚部 130 上的第一金属层 116a 可能小于下方内引脚部 130， 至少内引脚部 130 的面积的 50％。也就是说， 第一金属层 116a 例如覆盖下方内引脚部 130 的中心区域的 50％～ 100％。在此所述 的第一金属层 116a 或第二金属层 116b 可由多个不同群组的非连续图案或连续层所组成。 第一金属层 116a 与第二金属层 116b 的材料例如是镍、 钯或金。优选地， 第一金属层 116a 或第二金属层 116b 可例如为金 / 镍堆叠层。
内引脚部 130 与形成于其上的第一金属层 116a 可视为内引脚 130’ 。周围部 124 与形成于其上的第一金属层 116a 可是为接地环 125。 同样地， 第二金属层 116b 的图案对应 内引脚 130’ 与后续将形成的芯片座。
图 2 为本发明的实施例的一种先进四方扁平无引脚封装结构随着工艺步骤图 1A、 图 1B、 图 1C 与图 1D 的俯视示意图。 为了方便说明起见， 省略绘示第三图案化光致抗蚀剂层 113a。内引脚 130’ 环绕载体 100 的接地环 125。从俯视图来看， 除了内引脚 130’ 与接地环 125 被第一金属层 116a 所覆盖之外， 载体 100 的其他部分的粗化表面 110a” 是暴露于外。
此外， 请参考图 1C′， 在图 1B 的步骤后， 移除第二图案化光致抗蚀剂层 114b。接 着， 通过第一图案化光致抗蚀剂层 114a 为掩模， 形成粗糙材料层 115 遮盖于基材 110 的暴 露出的上表面 110’ 上， 且覆盖容纳槽 120a 的至少一底表面 122a 与第一开口 S1 的至少一 底表面 122a。依据粗糙材料层 115 的材料特性， 凹穴的侧壁与 / 或开口的侧壁不会覆盖或 仅部分覆盖粗糙材料层 115。由于粗糙材料层 15 的粗糙质地， 粗糙材料层 115 可提供粗糙 表面 115a。形成粗糙材料层的步骤可视为粗化处理。举例来说， 优选的粗糙材料层 115 的 粗化表面 115a 的粗糙度 (roughness) 为不小于 0.15 微米 (μm)。粗糙材料层 115 可为金 属层， 例如是通过电镀所形成的镍或镍合金层。 请参考图 1D′， 接着图 1C’ 的步骤， 移除遗留的第一图案化光致抗蚀剂层 114a 之 后， 形成第三图案化光致抗蚀剂层 113a 于基材 110 的上表面 110a 上， 以及形成第四图案化 光致抗蚀剂层 113b 于基材 110 的下表面 110b 上。 第三图案化光致抗蚀剂层 113a 填满容纳 槽 120a 与第一开口 S1， 因此覆盖容纳槽 120a 与第一开口 S1 内的粗糙材料层 115。之后， 形成第一金属层 116a 于内引脚部 130， 以形成内引脚 130’ 。通过第四图案化光致抗蚀剂层 113b 为掩模， 形成第二金属层 116b 于基材 110 的暴露出的部分下表面 110b 上。在本实施 例中， 第一金属层 116a 与第二金属层 116b 的形成方法可包括电镀。此所述的第一金属层 116a 或第二金属层 116b 可由多个不同群组的非连续图案或连续层所组成。
内引脚部 130 与形成于其上的第一金属层 116a 可一同视为内引脚 130’ 。周围部 124 与形成于其上的第一金属层 116a 可一同视为接地环 125。同样地， 第二金属层 116b 的 图案对应内引脚 130’ 与后续将形成的芯片座。
图 3 为本发明的另一实施例的一种先进四方扁平无引脚封装结构随着工艺步骤 图 1A、 图 1B、 图 1C’ 与图 1D’ 的俯视示意图。为了方便说明起见， 省略绘示第三图案化光致 抗蚀剂层 113a。内引脚 130’ 环绕载体 100 的接地环 125。从俯视图来看， 除了内引脚 130’ 与接地环 125 被第一金属层 116a 所覆盖之外， 载体 100 的其他部分被粗糙材料层 115 所覆 盖。
请参考图 1E， 接着图 1D 的步骤， 移除第三图案化光致抗蚀剂层 113a 与第四图案化 光致抗蚀剂层 113b。接着， 至少一芯片 150 贴附于每一容纳槽 120a 的中心部 122， 且粘着 层 140 位于容纳槽 120a 的中心部 122 与芯片 150 之间。提供多条焊线 160 于芯片 150 与 周围部 124 之间， 以及芯片 150 与内引脚 130， 之间。因此， 芯片 150 通过焊线 160 而电性连
接至接地环 125 与内引脚 130’ 。
接着， 请参考图 1F， 形成封装胶体 180 以覆盖芯片 150、 焊线 160、 内引脚 130’ 与周 围部 124， 且填充于容纳槽 120a 与第一开口 S1。虽然在此是以封装胶体 180 为例作说明， 但其他适合的封装体 (package body) 亦可采用。
由于提高了粗糙度， 因此于封装工艺中， 封装胶体 180 填入于容纳槽 120a 与第一 开口 S1 时， 封装胶体 180 与粗化表面 110” ( 或粗糙材料层 115 的粗糙表面 115a) 之间会形 成较强的结合力。如此一来， 封装胶体 180 与接合表面可达成优选的附着力， 且发生于封装 胶体 180 与载体 100 的介面的脱层 (delamination) 现象亦可减少。
接着， 请参考图 1G， 通过第二金属层 116b 为蚀刻掩模， 朝着载体 100 的下表面 110b 进行蚀刻工艺， 以移除部分基材 110， 因此基材 110 被蚀穿至填入于第一开口 S1 中的 封装胶体 180 暴露出来为止， 且同时形成第二开口 S2。拥有对第二开口 S2 的形成， 可定义 出多个外引脚 136， 且使得多个内引脚 130’ 彼此电性绝缘。因此， 在蚀刻工艺后， 形成多个 引脚或接触端子 138， 其中每一引脚或接触端子 138 是由内引脚 130’ 与对应的外引脚 136 所组成。此外， 蚀刻工艺还包括定义载体 100 的至少一芯片座 120。引脚 138 环绕芯片座 120， 且芯片座 120 通过第二开口 S2 与引脚 138 电性绝缘。一般来说， 引脚 138 通过此次的 蚀刻工艺而彼此电性绝缘。一般地， 第二金属层 116b 的图案对应或大致上对称 ( 除了形成 芯片座的地方外 ) 第一金属层 116a 的图案。
此外， 请参考图 1G′以通过图 1A、 图 1B、 图 1C’ 、 图 1D’ 、 图 1E 以及图 1F 的步骤而 形成封装结构， 通过第二金属层 116b 为蚀刻掩模， 朝着载体 100 的下表面 110b 进行蚀刻工 艺， 以移除部分基材 110。因此， 基材 110 被蚀穿至填入于第一开口 S1 中的封装胶体 180 暴 露出来为止， 且同时形成第二开口 S2。请参考图 1G’ ， 当移除部分位于第一开口 S1 内的粗 糙材料层 115 时， 位于容纳槽 120a 内的粗糙材料层 115 仍然留着。依据蚀刻参数， 位于第 一开口 S1 内的粗糙材料层 115 可完全被移除。
详细而言， 在本实施例中， 由于容纳槽 120a 内至少存在有粗糙材料层 115， 使芯片 座 120 与周围封装胶体 180 之间的结合力可提升。因此， 脱层现象可大大减少且可有效提 高产品的可靠度。
最后， 进行单体化工艺 (singulation process)， 以得到各自独立的先进四方扁平 无引脚封装结构。
图 4 为本发明的实施例的一种具有粗糙材料层的先进四方扁平无引脚封装结构 的剖面示意图。请参考图 4， 先进四方扁平无引脚封装结构 20 包括载体 200、 芯片 250 以及 多条焊线 260。
在本实施例中， 载体 200 例如是金属导线架。详细而言， 载体 200 包括芯片座 220 与多个引脚 ( 接触端子 )238。引脚 238 包括多个内引脚 230 与多个外引脚 236。内引脚 236 与外引脚 238 是由封装胶体 280 来定义。也就是说， 被封装胶体 280 所覆盖的部分引脚 238 定义为内引脚 230， 而暴露于封装胶体 280 外的部分引脚 238 则定义为外引脚 230。
于图 4 中， 引脚 238 环绕芯片座 220 配置， 且仅示意地绘示三列 / 行的引脚 238。 此外， 引脚 238 的排列并不受上述实施例与图示所限制， 其可依据产品的需要而调整。特别 是， 内引脚 230 包括位于其上的第一金属层 216a。容纳槽 220a 内的粗糙材料层 215 配置于 芯片 250 与芯片座 220 之间。也就是说， 芯片 250 与粘着层 240 贴附于芯片座 250 上的粗糙材料层 215。粗糙材料层 215 的材料可与粘着层 240 相容， 且粗糙材料层 215 的材料例如 是镍或镍合金。第一金属层 216a 的材料例如是镍、 金、 钯或上述的组合物。
此外， 在本实施例中， 先进四方扁平无引脚封装结构 20 还包括封装胶体 280。 封装 胶体 280 包覆芯片 250、 焊线 260 与内引脚 230， 且填满内引脚 230 之间的开口 S1。此时， 外 引脚 236 与芯片座 220 的底表面暴露于外。封装胶体 280 的材料例如为环氧树脂 (epoxy resin) 或另一适用的聚合物材料。
另外， 在本实施例中， 为了符合先进四方扁平无引脚封装结构 20 的电性整合化设 计要求， 载体 200 还包括至少一接地环 225。接地环 225 配置于引脚 238 与芯片座 220 之间 且通过焊线 260 与芯片 250 电性连接。当接地环 225 连接芯片座 220， 芯片座 220 与接地环 225 可一同视为接地平面 (groundplane)。
依据上述实施例的先进四方扁平无引脚封装结构， 粗化表面与粗糙材料层的存在 为可提供粗糙表面， 介于封装胶体与载体之间的附着力， 特别是封装胶体与芯片座的部分， 有显著的提升。
本实施例的先进四方扁平无引脚封装结构是针对封装胶体的接合力来设计 ( 介 于载体与封装胶体之间的较强附着力 )， 以解决脱层问题且提升产品可靠度。 虽然本发明已以实施例披露如上， 然其并非用以限定本发明， 任何所属技术领域 中普通技术人员， 在不脱离本发明的精神和范围内， 当可作些许的更动与润饰， 故本发明的 保护范围当视所附的权利要求所界定为准。