半导体装置.pdf

本发明为一种半导体装置。本发明的目的在于提供一种具有能够发挥晶体管本来的特性的配线图案的第1配线层的半导体装置。本发明的半导体装置的特征在于，具有源极区域和漏极区域、第1配线层、以及第2配线层，所述源极区域和漏极区域在半导体基板的表面上延伸，彼此间具有规定的间隔而交替配置，所述第1配线层含有多条与该源极区域或者该漏极区域通过接触孔连接的指状配线，所述第2配线层通过导通孔与该第1配线层连接；所述第1配线层包含所述指状配线，所述指状配线的没有形成所述导通孔的导通孔非形成区域的配线宽度，比形成所述导通孔的导通孔形成区域的配线宽度宽。

1.  一种半导体装置，其特征在于，其具有：在半导体基板的表面上延伸、具有规定间隔而交替配置的源极区域和漏极区域；包含多条与该源极区域或该漏极区域通过接触孔连接的指状配线的第1配线层；与该第1配线层通过导通孔连接的第2配线层，
所述第1配线层包含所述指状配线，所述指状配线中，没有形成所述导通孔的导通孔非形成区域的配线宽度比形成所述导通孔的导通孔形成区域的配线宽度宽。

2.  根据权利要求1所述的半导体装置，其特征在于，所述导通孔形成区域的配线宽度是能形成导通孔的最低限度的配线宽度，所述导通孔非形成区域的配线宽度是在存在于两侧的配线的限制下所能确保的最大的配线宽度。

3.  根据权利要求1或2所述的半导体装置，其特征在于，所述第2配线层包含以将所述第1配线层的所述指状配线的延伸方向分成两部分的方式而配置的第2源极配线层和第2漏极配线层。

4.  根据权利要求1所述的半导体装置，其特征在于，所述接触孔和所述导通孔被设置在平面上不一致的位置上。

5.  根据权利要求1所述的半导体装置，其特征在于，所述第1配线层包含连接于所述源极区域的第1源极配线和连接于所述漏极区域的第1漏极配线，
所述第1源极配线和所述第1漏极配线的所述指状配线包含所述导通孔形成区域彼此间以及所述导通孔非形成区域彼此间的配线宽度相等的配线。

6.  根据权利要求1所述的半导体装置，其特征在于，所述第1配线层包含连接于所述源极区域的第1源极配线和连接于所述漏极区域的第1漏极配线，
所述第1源极配线和所述第1漏极配线的所述指状配线中，所述导通孔形成区域彼此间以及所述导通孔非形成区域彼此间的配线宽度不同。

半导体装置
技术领域
本发明涉及半导体装置，尤其涉及具有源极区域和漏极区域、以及包含多条指状配线的第1配线层的半导体，其中，所述源极区域和漏极区域在半导体基板上延伸，具有规定间隔而交替配置，所述指状配线通过接触孔与该源极区域或漏极区域连接。
背景技术
以往，人们所知的半导体装置的构成为：多个输入端、控制端和输出端排列配置，具有多个由输入端、控制端和输出端构成的晶体管排列在一起的晶体管集合部，并且，全部的输入端都通过细长的近似直角三角形的第1导电层而被共同连接，另外，全部的输出端也都通过与第1导电层组合的细长的近似直角三角形的第2导电层而被共同连接，第1导电层具有第1焊盘，第2导电层具有第2焊盘；就这种半导体装置而言，为了使全部的晶体管中所流入的电流密度均匀，而使用于连接输入端和第1导体层的第1导通孔的分布和用于连接输出端和第2导体层的第2导通孔的分布为如下构成，即，各自在第1和第2焊盘的附近部分上的分布与其他部分上的分布相比较为稀落，通过制成这种构成，防止第1和第2焊盘附近的电流集中，使电流密度固定(例如，参照专利文献1)。
专利文献1：日本特开2006-278677号公报
发明内容
但是，在上述专利文献1所述的构成中，第1导电层和第2导电层的形状是细长的相互对角线组合的直角三角形的形状，因此，第1导电层和第2导电层自身的电流密度不固定，实际上，存在不能对半导体装置的全部器件均匀供给电流的问题。另外，即使能够降低电流的集中，在配线层的寄生电阻大的情况下，也起不到任何作用，存在难以发挥晶体管本来的特性的问题。
因此，本发明的目的在于提供一种具有能够发挥晶体管本来的特性的配线图案的第1配线层的半导体装置。
为了实现上述目的，第1发明涉及的半导体装置的特征在于，具有：在半导体基板(10)的表面上延伸，具有规定间隔而交替配置的源极区域(20)和漏极区域(30)；包含多条与该源极区域(20)或该漏极区域(30)通过导通孔(60，60a)连接的指状配线(75，75a，75b)的第1配线层(70，70a)；与该第1配线层(70，70a)通过导通孔(80，80a)连接的第2配线层(90)；前述第1配线层(70，70a)包含前述指状配线(75，75a，75b)，前述指状配线(75，75a，75b)中，没有形成前述导通孔(80，80a)的导通孔非形成区域(74，74a，74b)的配线宽度比在形成前述导通孔(80，80a)的导通孔形成区域(73，73a，73b)的配线宽度宽。
由此，能够降低第1配线层中的导通孔非形成区域的寄生电阻，发挥半导体装置本来的特性。
第2发明为，根据第1发明所述的半导体装置，其特征在于，前述导通孔形成区域(73，73a，73b)的配线宽度是能形成导通孔的最低限度的配线宽度，前述导通孔非形成区域(74，74a，74b)的配线宽度是在存在于两侧的配线的限制下所能确保的最大的配线宽度。
由此，能够提高第1配线层的导通孔非形成区域的寄生电阻的降低效率，能在空间限制的范围内得到寄生电阻最大限度降低的效果。
第3发明为，根据第1或第2发明所述的半导体装置，其特征在于，前述第2配线层(90)包含以将前述第1配线层(70，70a)的前述指状配线的延伸方向分成两部分的方式而配置的第2源极配线层(91)和第2漏极配线层(92)。
由此，通过将第2配线层制成简单的形状，而不易产生电流密度的不均衡，能够降低寄生电阻，同时使半导体装置的配线形成变得容易。
第4发明为，根据第1～3中的任一发明所述的半导体装置，其特征在于，前述接触孔(60，60a)和前述导通孔(80，80a)被设置在平面上不一致的位置上。
由此，能够降低接触孔中流通的电流和导通孔中流通的电流的干涉，使半导体中流通的电流均匀化。
第5发明为，根据第1～4中任一发明所述的半导体装置，其特征在于，前述第1配线层(70，70a)包含连接于前述源极区域(20)的第1源极配线(71，71a)和连接于前述漏极区域(30)的第1漏极配线(72，72a)，前述第1源极配线(71，71a)和前述第1漏极配线(72，72a)的前述指状配线(75)包含前述导通孔形成区域(73，73a，73b)彼此间以及前述导通孔非形成区域(74，74a，74b)彼此间的配线宽度相等的配线。
由此，不仅可以实现在第1源极配线和第1漏极配线中流动的电流的均匀化，而且可以将第1配线层的形状简化，使半导体装置的制造变得容易。
第6发明为，根据第1～4中任一发明所述的半导体装置，其特征在于，前述第1配线层(70，70a)包含连接于前述源极区域(20)的第1源极配线(71，71a)和连接于前述漏极区域(30)的第1漏极配线(72，72a)，前述第1源极配线(71，71a)和前述第1漏极配线(72，72a)的前述指状配线(75a，75b)中，前述导通孔形成区域(73，73a，73b)彼此间以及前述导通孔非形成区域(74，74a，74b)彼此间的配线宽度不同。
由此，即使是为应对半导体装置的各种限制或用途的要求，而使得第1源极配线和第1漏极配线的形状不能形成统一的形状的情况下，也能够降低第1配线层的寄生电阻，发挥半导体装置本来的特性。
上述括号内的参照符号是为便于理解而标注的符号，不过是一个例子而已，并不受限于图示的形态。
根据本发明，能够降低第1配线层的寄生电阻，发挥半导体装置本来的特性。
附图说明
图1是表示实施例1的半导体装置的半导体基板10的整体构成的一个实例的图；
图2是表示图1的AA’剖面的半导体装置的构成的一个实例的图；
图3是表示图1的BB’剖面的半导体装置的构成的一个实例的图；
图4是表示实施例1的半导体装置的第1配线层70的平面构成的一个实例的图；
图5是表示实施例1的半导体装置的第2配线层90的平面构成的一个实例的图；
图6是表示作为参考例的以往的半导体装置的第1配线层170的整体构成的图；
图7是表示实施例2的半导体装置的第1配线层70a的示意构成的图。
符号说明
10：半导体基板
20：源极区域
30：漏极区域
40：栅极
50：后栅极区域
60、60a：接触孔
70、70a：第1布线层
71、71a：第1源极布线层
72、72a：第1漏极布线层
73、73a、73b：导通孔形成区域
74、74a、74b：导通孔非形成区域
75、75a、75b：指状配线
80、80a：导通孔
90：第2配线层
91：第2源极配线层
92：第2漏极配线层
93、94：焊盘
100、101、102、103：绝缘层
具体实施方式
下面，参照附图对用于实施本发明的方式加以说明。
实施例1
图1是表示应用本发明的实施例1的半导体装置的半导体基板10的表面的整体构成一个例子的图。在图1中，实施例1的半导体装置具备半导体基板10、源极(Source)区域20、漏极(Drain)区域30、栅极40、后栅极区域50和接触孔60。
半导体基板10是形成本实施例的半导体装置的区域，例如，可以应用硅基板等。另外，本实施例的半导体装置，具体来说，是MOS晶体管(Metal OxideSemiconductor：金属氧化物半导体)。
源极区域20是作为MOS晶体管的源极起作用的区域，在半导体基板10的表面附近以扩散层的方式形成。根据用途，扩散层可以是n型的扩散层，也可以是p型的扩散层。源极区域20具有指状延伸的平面形状。在一个半导体装置内，多个源极区域20以具有规定间隔的方式被大致平行地配置，在图1中，设置有7个源极区域20。
漏极区域30是作为MOS晶体管的漏极起作用的区域，与源极区域20同样地，在半导体基板10的表面附近以扩散层的方式形成。扩散层与源极区域匹配，可以采用能够作为MOS晶体管起作用的导电型的扩散层。漏极区域30与源极区域20同样地指状地延伸，与源极区域20大致平行地形成在半导体基板10上。漏极区域30也具有多个，以具有规定间隔的方式被配置。
源极区域20和漏极区域30互相大致平行地，在与延伸方向垂直的方向上以具有规定间隔的方式被交替配置。
栅极40是作为MOS晶体管的栅极起作用的部分，输入控制半导体装置驱动的信号。栅极40隔着形成于半导体基板10的表面上的绝缘膜，立体地形成在半导体基板10上。另外，栅极40在平面上，在源极区域20和漏极区域30之间，与源极区域20和漏极区域30大致平行地延伸，形成为指状。
源极区域20、漏极区域30和栅极40，形成1个晶体管单元。就源极区域20和漏极区域30而言，除了配置在端部的以外，与邻接的晶体管单元共用，因此，晶体管单元仅与栅极40的数量相应地存在于半导体装置内。在图1的例子中，示出了12根栅极40，因此，示出了具有12个晶体管单元的半导体装置，但是，晶体管单元的数量可根据用途适当地设置，与此对应，栅极40的根数也可适当变更，因此，在图1中，将栅极根数通式化，表示成m根。另外，与此对应，也可以考虑将源极区域20和漏极区域30通式化。
后栅极区域50是供给规定电位，作为MOS晶体管的后栅极起作用的区域。通常，后栅极区域50供给与源极区域20相同的电位。另外，后栅极区域50配置在半导体装置的外周，表示晶体管单元集合而形成的MOS晶体管的1个区域。
在上述构成要素中，源极区域20、漏极区域30和后栅极区域50包含半导体基板10的表面而形成，栅极40形成在半导体基板10的表面更上部。
接触孔60是用于将形成于半导体基板10的表面上的源极区域20、漏极区域30以及后栅极区域50、在半导体基板10的更上方层状形成的第1配线层进行连接的孔。第1配线层是用铝等金属形成的金属层，隔着绝缘层形成在半导体基板10的更上层。因而，接触孔60是形成在半导体基板10和第1配线层之间的绝缘层上的细长的孔，通过在其内部填充金属材料，对半导体基板10和第1配线层进行电连接。图1所示的接触孔60表示要配置接触孔60的位置，表示在其铅垂方向上方形成接触孔60。接触孔60通常以在铅垂方向上延伸的孔的方式来形成。这是因为，在铅垂方向上形成孔在加工上是容易的，能以最短距离连接上层和下层，能使电阻最小化。
在形成于半导体基板10的表面上的源极区域20、漏极区域30以及后栅极区域50所存在的位置上，设置足够的数量的接触孔60，以便对全部的独立的各个扩散层供给电流。这是因为，对形成于半导体基板10的表面的区域的通电，完全通过第1配线层进行，因此，对形成于半导体基板10的表面的各区域进行充分的电流供给。对栅极40的通电，通过另外的配线来进行。
就接触孔60而言，对于后栅极区域50，以几乎相等的间隔和平均分散度来设置接触孔60；对于源极区域20和漏极区域30，存在稀疏地设置接触孔60的区域和密集地设置接触孔60的区域。就是说，在源极区域20的远侧，接触孔60的配置密集，接触孔60间的间隔狭窄，在近侧上，接触孔60的配置稀疏，接触孔60间的间隔变宽。另一方面，就漏极区域30而言，远侧的接触孔60稀疏，接触孔60间的间隔变宽，近侧的接触孔60密集，接触孔60间的间隔变窄。这是因为，考虑到与存在于第1配线层更上方的第2配线层的关系，关于这一点，在后面有所叙述。
接下来，对图1的AA’剖面的构成以及BB’剖面的构成，连同第1配线层和第2配线层，进行说明。
图2是表示图1的AA’剖面的半导体装置的构成的一个例子的图。图2中，实施例1的半导体装置具有源极区域20、漏极区域30、绝缘层100、栅极40、接触孔60、第1配线层70、导通孔80和第2配线层90。绝缘层100具有栅极绝缘层101、第1绝缘层102和第2绝缘层103。
在图2中，在半导体基板10的表面附近，形成源极区域20和漏极区域30。包含源极区域20和漏极区域30的半导体基板10的表面整体由栅极绝缘层101覆盖。栅极绝缘层101上的源极区域20和漏极区域30之间的位置上，形成栅极40。另外，参照图1可知，就AA’剖面而言，是在源极区域20上没有形成接触孔60，而仅在漏极区域30上形成接触孔60的位置。这点，如图2所示，源极区域20上，被栅极绝缘层101和第1绝缘层102所覆盖，在漏极区域30之上形成接触孔60。接触孔60与填充有金属材料的第1配线层70连接，对第1配线层70和漏极区域30进行电连接。另一方面，在源极区域20的正上方，也存在有第1配线层70。在表示AA’剖面的图2中，源极区域20和正上方的第1配线层70没有连接，但在接触孔60所存在的其他剖面上，源极区域20和第1配线层70通过接触孔60电连接。
在第1配线层70的上方，隔着第2绝缘层103，形成第2配线层90。形成的第2配线层90覆盖整个半导体基板10。在源极区域20的正上方的位置上，在第1配线层70和第2配线层90之间的第2绝缘层103中，形成导通孔80，连接第1配线层70和第2配线层90。导通孔80中填充金属材料，对第1配线层70和第2配线层90进行电连接。
这样，对形成于半导体基板10的表面的源极区域20和漏极区域30的通电，就通过第2配线层90、导通孔80、第1配线层70、接触孔60来进行。在本实施例中，将用于从半导体基板10引出电极的连接用的孔称作接触孔60，将用于使金属层间电连接的连接用的孔称作导通孔80。
另外，在图2中，构成方式为：在形成接触孔60的位置上，不形成导通孔80，在形成导通孔80的位置上，不形成接触孔60。这是因为，希望导通孔60和导通孔80不在相同平面位置上重叠形成。当接触孔60和导通孔80形成于平面上相同的位置上时，在半导体基板10和第1配线层70之间的流过的电流和在第1配线层70和第2配线层90之间的流过的电流，有可能在上下发生干涉。因而，本实施例的半导体装置可以构成为：不在平面上相同的位置上设置接触孔60和导通孔80。
接触孔60、第1配线层70、导通孔80和第2配线层90，例如可以用铝、铜、金、银等配线用的金属材料来形成。另外，绝缘层100可以使用各种绝缘材料，例如，由SiO₂(二氧化硅)等绝缘氧化膜来形成。
图3是表示图1的BB’剖面的半导体装置的构成的一个实例的图。参照图1可知，BB’剖面是源极区域20和漏极区域30这两者都形成有接触孔60的部分的剖面。
图3所示的构成要素与图2相同，因此，对标有同一参考符号的部分省略对其说明。在图3中，在源极区域20的上方与漏极区域30的上方同样地形成接触孔60，不存在导通孔80，在这两点上，与图2所述的剖面构成不同。这样，在源极区域20或者漏极区域30的形成有接触孔60的位置上，源极区域20或者漏极区域30与第1配线层70的连接通过接触孔60进行。另外，成为在形成有接触孔60的位置上不重叠形成导通孔80的结构，防止出现电流上下混乱的状态。因而，在图3的剖面构成图中，没有示出用于电连接第1配线层70和第2配线层90的导通孔80，但在其他位置上设置导通孔80，能够对第1配线层70和第2配线层80实施电连接。
这样，如图2和图3所示，对源极区域20和漏极区域30的电力供给，双方都通过接触孔60、第1配线层70、导通孔80和第2配线层90的配线路线来进行。因而，为了充分发挥半导体装置的性能，需要降低上述配线路线的电力损耗，它们的构成如何形成是重要的。在本实施例的半导体装置中，提出降低第1配线层70的寄生电阻、降低电力损耗的构成。
图4是表示实施例1的半导体装置的第1配线层70的平面构成的一个实例的图。在图4中，实施例1的半导体装置的第1配线层70包含第1源极配线层71和第1漏极配线层72。第1配线层70中，第1源极配线层71和第1漏极配线层72这两者都具有细长的延伸形状的指状配线75。这是因为，形成于半导体基板10的源极区域20和漏极区域30制成指状的延伸的形状，因此，设置在其上方的第1配线层70也与之对应制成指状配线75，在第1源极配线层71和第1漏极配线层72的正下方设置接触孔60，由此能够容易实施与源极区域20和漏极区域30的连接。
就第1源极配线层71而言，延伸的指状配线75形成远侧被连接的梳形的形状，就第1漏极配线层72而言，指状配线75像单独的岛一样各自独立而形成。在图4中，举出了将第1源极配线层71制成指状配线75在根部连接而成的梳形，以及将第1漏极配线层72构成为岛这样的指状配线75的例子，但它们的形状只要是含有指状的延伸的形状，就可以制成各种形状。例如，可以是以下的形状：将第1源极配线层71作为独立的岛状的指状配线75来构成，将第1漏极配线层制成指状配线75在根部连接而成的梳形形状；也可以是以下的形状：将第1源极配线层71和第1漏极配线层72这两者制成独立的指状配线75。另外，也可以是以下的形状：将第1源极配线层71和第1漏极配线层72这两者制成指状配线75在根部连接而成的梳形的形状。
另外，第1源极配线层71和第2漏极配线层72中，都示出导通孔80的位置。第1源极配线层71的导通孔80都配置在近侧，第1漏极配线层72的导通孔80都配置在远侧。第1源极配线层71和第1漏极配线层72均为，在1个指状配线75内具有形成有导通孔80的导通孔形成区域73和没形成导通孔80的导通孔非形成区域74。导通孔80的配置根据第2配线层90的配置来确定。
图5是表示实施例1的半导体装置的第2配线层90的平面构成的一个实例的图。在图5中，第2配线层90具备第2源极配线层91、第2漏极配线层92、源极焊盘93和漏极焊盘94。
第2源极配线层91和第2漏极配线层92的构成为，作为近侧和远侧，在大致平分的位置上分成两部分，由两者覆盖整个半导体装置。对第2源极配线层91的电力的供给由源极焊盘93进行，所述源极焊盘93被设计成在形成于图1所示的半导体基板10的半导体装置的右侧突出。同样地，对第2漏极配线层92的电力的供给，由漏极焊盘94进行，所述漏极焊盘94的形成方式为，在形成于图1的半导体基板10的半导体装置的左侧突出。
就第2配线层90的构成而言，第2源极配线层91和第2漏极配线层92这两者，从源极焊盘93和漏极焊盘94侧来看，宽度是一定的，并且是宽的配线层，因此，寄生电阻也少，电力供给的损耗也少。因而，只要是这样的简单且配线宽度一定的形状，第2配线层的寄生电阻和电力损耗就不是大问题。
另外，第2源极配线层91配置在近侧，第2漏极配线层92配置在远侧，因此，导通孔80与其对应地配置。就是说，连接第2源极配线层91和第1源极配线层71的导通孔80配置在近侧，连接第2漏极配线层92和第1漏极配线层72的导通孔80配置在远侧。
再看图4。如图5中说明的那样，第1源极配线层71的导通孔80配置在近侧，使得能够与配置在近侧的第2源极配线层91电连接。同样地，第1漏极配线层72的导通孔80配置在远侧，使得能够与配置在远侧的第2漏极配线层92电连接。
这里，注意一下第1源极配线层71的构成，其构成形状为：远侧的导通孔非形成区域74的配线宽W2，比近侧的导通孔形成区域73的配线宽W1宽。同样地，注意一下第1漏极配线层72的构成，近侧的导通孔非形成区域74的配线宽W2，以比远侧的导通孔形成区域73的配线宽W1宽的配线宽来形成。
这样，在第1配线层70中，构成的配线宽的形状为：不具有导通孔80的导通孔非形成区域74的配线宽W2，比具有导通孔80的导通孔形成区域73的配线宽W1宽。这么做是因为考虑到，形成导通孔80的导通孔形成区域73和没有形成导通孔80的导通孔非形成区域74，与作为电力供给源的导通孔80的距离不同，寄生电阻不同。就是说，配线的缠绕越长，寄生电阻就增加得越多，因此，在配线的缠绕短的导通孔形成区域73中，其构成方式为：配线宽W1比导通孔非形成区域74的配线宽W2窄。另一方面，在导通孔非形成区域74中，由于配线的缠绕加长，因此为了降低寄生电阻，其构成方式为：配线宽W2比导通孔形成区域73的配线宽W1宽。通过制成这样的构成，能够降低由配线缠绕所带来的寄生电阻的影响，充分发挥半导体装置的本来的性能。
这里优选的是，第1配线层70的第1源极配线层71和第1漏极配线层72的导通孔形成区域73的配线宽W1，构成为用于形成导通孔80所必需的最低限度的配线宽W1，导通孔非形成区域74的配线宽W2，在存在于两侧的导通孔形成区域73的限制下，制成能够确保的尽可能宽的最大限度的配线宽W2。由此，能够最有效地降低导通孔非形成区域74的寄生电阻，能够将由配线的缠绕所产生的寄生电阻减小至最低限度，能够最大限度地发挥半导体装置本来的特性。
图6是表示作为参考例的以往的半导体装置的第1配线层170的整体的图。在图6中，以往的半导体装置的第1配线层170具有第1源极配线层171和第1漏极配线层172，在各个指形上形成导通孔180。关于导通孔80的配置位置，第1源极配线层171在近侧，第1漏极配线层172在远侧，从这点来看，与本实施例涉及的半导体装置的第1导体层70相同，但是，第1源极布线层171和第1漏极布线层172这两者的配线宽W0，不管有无导通孔80常常是一定的，从这点来看，与本实施例涉及的半导体装置的第1配线层70不同。通过这样的构成，当金属配线的缠绕变长时，寄生电阻的增加变大，难以发挥半导体装置本来的特性。
在图6中，在第1配线层170由铝配线构成的情况下，将栅极宽度设为Wg，将第1配线层铝片电阻设为ρal，将第1配线层170的一个指的配线宽设为W0，将栅极根数设为m时，通过下式(1)求出第1配线层170的整体的寄生电阻Rm1。
[数学式1]
Rm1＝(((Wg/W0)×ρal)/2)/m    …(1)
Rm1：M1铝配线寄生电阻，Wg：栅极宽，ρal：M1铝薄层电阻，
W0：M1铝配线宽，m：栅极根数
在式(1)中，当制成图4所示的本实施例涉及的半导体装置的第1配线层70的构成时，能将W0扩大至W2，因此，能够将第1配线层70的寄生电阻Rm1减少至(W0/W2)倍(W0＜W2)。
式(1)中，例举了第1配线层70为铝配线的情况，但是，即使为其他的铜等配线的情况下，通过与其对应地变化薄层电阻，也能够同样地应用于其他的金属材料。
再看图4。在图4中，第1源极配线层71和第1漏极配线层72的指状配线75的构成方式为，在导通孔形成区域73彼此间和导通孔非形成区域74彼此间，配线宽W1、W2相等。当使形成有导通孔80的导通孔形成区域73的配线宽W1为最低限度，使导通孔非形成区域74的配线宽W2为最大限度时，在形成于半导体基板10的源极区域20和漏极区域30具有相同宽度的情况下，成为图4所示的构成。这是最有效率的形状，在源极区域20和漏极区域30的宽度大致相同的情况下，也可以制成这样的构成。在能够配置导通孔80的位置的制约下，最能够降低导通孔非形成区域74的寄生电阻，能够将第1配线层70的寄生电阻最小化。
另外，图4所示的第1配线层70的导通孔80的位置是以等间隔规则地配置，但其被配置在不与连接半导体基板10和第1配线层70的接触孔60重合的位置上。考虑到图1所示的半导体基板10上的构成，在图1中，存在接触孔60稀疏的区域和密集的区域。就是说，在源极区域20中，近侧稀疏地形成接触孔60，远侧密集集形成接触孔60。相反，在漏极区域30中，在近侧密集地形成接触孔60，在远侧稀疏地形成接触孔60。并且，在第1漏极层71中，远侧的接触孔60密集的区域与导通孔非形成区域74对应，近侧的接触孔60稀疏的区域与导通孔形成区域73对应。同样地，在第1漏极层72中，近侧的接触孔60密集的区域与导通孔非形成区域74对应，远侧的接触孔60稀疏的区域与导通孔形成区域73对应。
这样，接触孔60密集的区域与导通孔非形成区域74连接，其构成方式为接触孔60和导通孔80的位置不一致。另外，接触孔60稀疏的区域与导通孔形成区域73连接，但是，接触孔60的位置配置成处于导通孔80之间，其构成方式仍热为，接触孔60和导通孔80的位置不一致。通过制成这样的构成，能够避免在第1配线层70相同的位置上电流上下地流入和流出而相混杂的状态，能够使半导体装置更稳定工作。
这样，根据实施例1涉及的半导体装置，关于第1配线层70的指状的第1源极配线层71和第1漏极配线层72，导通孔非形成区域74的配线宽W2比导通孔形成区域73的配线宽W1宽，通过含有这种形状的指状的第1配线层70，能够降低寄生电阻Rm1，发挥半导体装置本来的性能。此外，通过使接触孔60和导通孔80的位置不同，能够制成能进行稳定工作的半导体装置。
实施例2
图7是表示实施例2涉及的半导体装置的第1配线层70a的示意构成的图。另外，在图7中，透视地表示实施例2涉及的半导体装置的栅极40和接触孔60a的位置。在实施例2涉及的半导体装置中，第2配线层90的构成与实施例1涉及的半导体装置的图5所示的构成一样，因此，重复的部分就不图示。
在图7中，实施例2涉及的半导体装置的第1配线层70a具备第1源极配线层71a和第1漏极配线层72a。第1源极配线层71a含有延伸的指状配线75a，第2漏极配线层72a含有延伸指状配线75b。另外，第1配线层70a中，示出了配置导通孔80a的位置和配置接触孔60a的位置。第1源极配线层71a含有形成导通孔80a的导通孔形成区域73a和没有形成导通孔80a的导通孔非形成区域74a。另外，第1漏极配线层72a含有形成导通孔80a的导通孔形成区域73b和没有形成导通孔80a的导通孔非形成区域74b。
导通孔实施例2涉及的半导体装置的第1配线层70a，在第1源极配线层71a和第1漏极配线层72a的指状配线75a、75b中，导通孔形成区域73a和导通孔73b彼此间的配线宽以及导通孔非形成区域74a和导通孔非形成区域74b彼此间的配线宽不同，在这一点，与实施例1涉及的半导体装置的第1配线层70不同。就是说，第1源极配线层71a的导通孔形成区域73a与第1漏极配线层72a的导通孔形成区域73b相比，配线宽度大，配线宽度变大了的部分，导通孔80形成2列，与形成1列导通孔80a的第1漏极配线层72a的导通孔形成区域73b不同。
这样，第1源极配线层71a和第1漏极配线层的指状配线75a，也可以不必在导通孔形成区域73a、73b彼此间和导通孔非形成区域74a、74b彼此间形成为相等的配线宽度。即使是这样的情况下，通过在第1源极配线层71a的同一指状配线75a内，制成导通孔非形成区域74a的配线宽比导通孔形成区域73a的配线宽大的构成，也能够降低导通孔非形成区域74a的寄生电阻。同样地，在第1漏极配线层72a的同一指状配线75b内，通过制成导通孔非形成区域74b的配线宽比导通孔形成区域73b的配线宽大的构成，能够降低导通孔非形成区域74b的寄生电阻。
在实施例2涉及的半导体装置中，就半导体基板10的构成而言，源极区域20和漏极区域30在栅极40的两侧的半导体基板10的表面延伸而交替地配置，在这点上，与实施例1涉及的图1一样，例如，源极区域20的构成为，与漏极区域30相比，在栅极长度方向(与延伸方向垂直的方向)宽。在图7中，第1漏极配线层72a的接触孔60a以1列来形成，与此相对，第1源极配线层71a的接触孔60a由多列构成，对应于更宽的源极区域20，设置导通孔60a。
这样，由于半导体基板10上的源极区域20和漏极区域30的形成宽度不相同等原因，使得即使在第1源极配线层71a的指状配线75a和第1漏极配线层72a的指状配线75b的导通孔形成区域73a、73b彼此间以及导通孔非形成区域74a、74b彼此间的配线宽不相同的情况下，在相同的指状配线75a、75b内，通过使第1配线层70a的导通孔形成区域73a、73b的配线宽度成为比导通孔非形成区域74a、74b的配线宽度宽的配线宽，从而能够降低导通孔非形成区域74a的寄生电阻，能够降低整个第1配线层70a的电力损耗。
另外，就实施例2涉及的半导体装置而言，不管半导体基板10上的扩散层的构成如何，都可以根据用途适当变更第1配线层70a的自身构成。对于多种形状的第1源极配线层71a和第1漏极配线层72a的组合，能够降低第1配线层70a的导通孔非形成区域74a、74b的寄生电阻，因此，在第1配线层70a具有设计上的限制的情况下，或者在用途上，最好使第1源极配线层71a和第1漏极配线层72a的指状配线75的形状不同的情况下，能够合适地应用本发明。
在实施例2涉及的半导体装置中，优选的是，使第1配线层70a的第1源极配线层71a和第1漏极配线层72a的导通孔形成区域73a、73b的配线宽为用于形成导通孔80a所必需的最低限度的配线宽，使导通孔非形成区域74a、74b的配线宽度，在两侧的导通孔形成区域73b的限制下，构成为扩大至最大限度。由此，能够最有效地抑制导通孔非配线区域74a、74b的寄生电阻，最大限度地发挥半导体装置的特性。
另外，在实施例2涉及的半导体装置中，优选形成以下的构成：在形成有导通孔80a的位置上，不形成平面上重叠的接触孔60a。在图7中，导通孔80a配置在不与接触孔60a在平面上重叠的位置上。由此，第1配线层70a和第2配线层90之间的电流的流动不复杂，能够使在半导体装置中流动的电流稳定。
这样，根据实施例2涉及的半导体装置，即使在第1源极配线层71a和第1漏极配线层72a的指状配线75a、75b彼此间的配线宽度不相等的情况下，也能够降低第1配线层70a的导通孔非形成区域74a、74b的寄生电阻，充分发挥半导体装置本来的特性。
以上，对本发明优选的实施例进行了详细说明，但本发明并不限于上述实施例，在不脱离本发明的范围内，可以对上述实施例加入各种变形和置换。
尤其是，在实施例1和实施例2涉及的半导体装置中，对于第2配线层90的构成，举例说明了近侧为第2源极配线91、远侧为第2漏极配线层92的例子，但这些也可以相反配置，与之对应地改变第1配线层70、70a的构成。另外，对于第2配线层90，举例说明了将栅极宽方向以近似直角两分的构成，但第2配线层90自身的形状可以制成别的形状，与之对应地改变第1配线层70、70a的导通孔80、80a的配置。
产业上的应用性
本发明可用于MOS晶体管、功率MOS晶体管等形成于半导体基板上的晶体管，以及包含其的集成电路装置等半导体装置。