半导体元件及其金属栅极堆叠的形成方法.pdf

本发明提供一种半导体元件及其金属栅极堆叠的形成方法，包括：于一基底上形成一第一材料层；于该第一材料层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该第一材料层施行一蚀刻步骤；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。本发明能够克服氧气等离子体的移除所造成的金属层的氧化及起始氧化层的再成长的问题。再者，本发明还能够克服金属栅极的氧化、氧渗透至high k介电材料层及起始氧化层再成长的问题。

1.  一种形成半导体元件的方法，包括：
于一基底上形成一第一材料层；
于该第一材料层上形成一图案化光致抗蚀剂层；
利用该图案化光致抗蚀剂层作为一掩模，对该第一材料层施行一蚀刻步骤；以及
提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。

2.  如权利要求1所述的形成半导体元件的方法，其中该提供含氮等离子体包括通入氮气。

3.  如权利要求2所述的形成半导体元件的方法，其中该提供含氮等离子体还包括通入氢气及氩气中的其中一个。

4.  如权利要求1所述的形成半导体元件的方法，其中该第一材料层包括金属。

5.  如权利要求1所述的形成半导体元件的方法，还包括形成一第二材料层于该第一材料层及基底之间。

6.  如权利要求5所述的形成半导体元件的方法，其中该第二材料层包括金属。

7.  如权利要求1所述的形成半导体元件的方法，其中该第一材料层包括一择自由MoN、TaC、TiN、TiAlN、TaN、Al及多晶硅所构成的群组的材料。

8.  如权利要求1所述的形成半导体元件的方法，其中该提供含氮等离子体至基底的步骤包括提供该基底于介于约0℃及300℃之间的温度。

9.  如权利要求1所述的形成半导体元件的方法，其中该施行蚀刻步骤包括图案化该第一材料层以形成一场效应晶体管的金属栅极。

10.  一种形成半导体元件的金属栅极堆叠的方法，包括：
于一基底上形成一第一金属层；
于该第一金属层上形成一导电材料层；
于该导电材料层上形成一图案化光致抗蚀剂层，该图案化光致抗蚀剂层定义露出该导电材料层的开口；
对该导电层及金属层施行一蚀刻步骤，以移除位于该图案化光致抗蚀剂层的开口内的金属层，形成一金属栅极；以及
提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。

11.  如权利要求10所述的形成半导体元件的金属栅极堆叠的方法，其中该提供含氮等离子体包括通入氮气。

12.  如权利要求11所述的形成半导体元件的金属栅极堆叠的方法，其中该提供含氮等离子体的步骤还包括通入氢气及氩气中的其中一个，包括供给流率高至约1000sccm的一个氢气及氩气。

13.  如权利要求10所述的形成半导体元件的金属栅极堆叠的方法，其中该提供该含氮等离子体的步骤包括提供该含氮等离子体至该金属栅极，以于该金属栅极的侧壁上形成一保护层。

14.  一种形成半导体元件的金属栅极堆叠的方法，包括：
于一基底上形成一高介电系数介电材料层；
于该基底上形成一金属层；
于该金属层上形成一多晶硅层；
于该多晶硅层上形成一图案化光致抗蚀剂层；
利用该图案化光致抗蚀剂层作为一掩模，对该基底施行一蚀刻步骤以移除该多晶硅层及金属栅极层；以及
提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。

15.  如权利要求14所述的形成半导体元件的金属栅极堆叠的方法，还包括于该高介电系数介电材料层及基底之间形成一盖层。

半导体元件及其金属栅极堆叠的形成方法
技术领域
本发明涉及半导体元件的制造方法。
背景技术
于先进的集成电路制造的技术节点(technology node)中，使用高介电系数(high k)介电材料及金属形成金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor；MOSFET)的金属栅极堆叠(metal gate stack)。于一形成金属栅极堆叠的方法中，利用光刻工艺图案化金属栅极。于栅极金属层上形成图案化光致抗蚀剂层后，对栅极金属层进行蚀刻步骤，接着以氧气灰化法(氧气等离子体)移除图案化光致抗蚀剂层。然而，氧气等离子体的移除会造成金属层的氧化及起始氧化层(initial oxide)的再成长(re-growth)。再者，于栅极蚀刻步骤后的移除高分子及处理多晶硅/金属/high k层侧壁的步骤也会造成金属栅极的氧化、氧渗透至high k介电材料层及起始氧化层再成长的问题。
发明内容
为克服现有技术的缺陷，本发明提供一种形成半导体元件的方法，包括：于一基底上形成一第一材料层；于该第一材料层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该第一材料层施行一蚀刻步骤；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。
本发明也提供一种形成半导体元件的金属栅极堆叠的方法，包括：于一基底上形成一第一金属层；于该第一金属层上形成一导电材料层；于该导电材料层上形成一图案化光致抗蚀剂层，该图案化光致抗蚀剂层定义露出该导电材料层的开口；对该导电层及金属层施行一蚀刻步骤，以移除位于该图案化光致抗蚀剂层的开口内的金属层，形成一金属栅极；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。
本发明还提供一种形成半导体元件的金属栅极堆叠的方法，包括：于一基底上形成一高介电系数(high k)介电材料层；于该基底上形成一金属层；于该金属层上形成一多晶硅层；于该多晶硅层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该基底施行一蚀刻步骤以移除该多晶硅层及金属栅极层；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。
本发明能够克服氧气等离子体的移除所造成的金属层的氧化及起始氧化层的再成长的问题。再者，本发明还能够克服金属栅极的氧化、氧渗透至high k介电材料层及起始氧化层再成长的问题。
附图说明
图1为根据本发明概念的实施例的方法流程图，以形成具有金属栅极堆叠的半导体结构。
图2至图5为一实施例的具有金属栅极堆叠的半导体结构的工艺剖面图。
图6为根据本发明概念的另一实施例的方法的流程图，以形成具有金属栅极堆叠的半导体结构。
图7至图9为另一实施例的具有金属栅极堆叠的半导体结构的工艺剖面图。
并且，上述附图中的附图标记说明如下：
150～半导体结构；160～半导体基底；162～第一材料层；164～第二材料层；166～图案化光致抗蚀剂层；200～半导体结构；210～半导体基底；212～界面层；214～high k介电材料层；216～盖层；218～金属栅极层；220～多晶硅层；222～图案化光致抗蚀剂层。
具体实施方式
有关各实施例的制造和使用方式如以下所详述。然而，值得注意的是，本发明所提供的各种可应用的发明概念依具体内文的各种变化据以实施，且在此所讨论的具体实施例仅是用来显示具体使用和制造本发明的方法，而不用以限制本发明的范围。以下通过各种附图及例式说明本发明较佳实施例的制造过程。在本发明各种不同的各种实施例和附图中，相同的附图标记代表相同或类似的元件。此外，当一层材料层是位于另一材料层或基板之上时，其可以是直接位于其表面上或另外插入有其他中介层。
图1为根据本发明概念的实施例的方法100流程图，形成具有金属栅极堆叠的半导体结构。图2至图5为一实施例的具有金属栅极堆叠的半导体结构150的工艺剖面图。形成半导体元件的方法100是参照图1至图5作说明。
方法100起始于步骤102，提供半导体基底160。半导体基底160包括硅。基底160也可包括锗(germanium)、硅锗(silicon germanium)，或其他合适的半导体材料，例如钻石(diamond)、碳化硅(silicon carbide；SiC)或砷化镓(gallium arsenic；GaAs)。基底l 60可还包括额外的元件及/或材料层，例如形成于基底内的各种隔离结构。
方法100进行至步骤104，于基底160上形成第一材料层162，且于第一材料层上形成第二材料层164。于一实施例中，第一材料层162包括第一金属层。于一实施例中，第一金属层的厚度约为50埃(angstrom)。第二材料层包括第二金属层。第二金属层的厚度可约为100埃(angstrom)。
方法100进行至步骤106，于基底上形成图案化光致抗蚀剂层166。举例而言，图案化光致抗蚀剂层设置于第二材料层上。图案化光致抗蚀剂层是利用光刻技术(photolithography process)予以形成。光刻步骤可包括光致抗蚀剂层涂布、软烤(soft baking)、掩模对准、曝光、曝光后烘烤(post-exposurebaking)、显影(developing photoresist)及硬烤(hard baking)步骤。也可以例如无光罩光刻(maskless photolithography)、电子束刻写(electron-beam writing)、离子束刻写(ion-beam writing)及分子转印(molecular imprint)的其他适合的方法进行或取代光刻曝光步骤。
方法100进行至步骤108，利用图案化光致抗蚀剂层作为蚀刻掩模，对第二材料层进行第一蚀刻步骤。蚀刻步骤可为被设计成能够有效移除位于图案化光致抗蚀剂层的开口内所露出的第二材料层的干蚀刻或湿蚀刻。
方法100进行至步骤110，提供含氮等离子体(nitrogen-containing plasma)至基底以移除图案化光致抗蚀剂层。不使用氧气灰化(oxygen ashing)的方法，而是使用含氮等离子体移除图案化光致抗蚀剂层能避免第一及第二材料层的氧化作用。含氮等离子体包括氮，且还可包括氢或氩。于一实施例中，将氮气(nitrogen gas；N₂)通入反应腔室内以产生氮等离子体而移除图案化光致抗蚀剂层。氮气的气体流率高至约1000sccm。可供给氮气至温度介于0℃至约300℃的反应腔室内。于一实施例中，在利用含氮等离子体移除光致抗蚀剂的过程中，基底的温度维持在0℃至约300℃。于其他实施例中，额外通入氢气(hydrogen gas；H₂)至反应腔室内以产生氮等离子体而移除图案化光致抗蚀剂层。氢气的气体流率介于0sccm至约1000sccm。可供给氢气至温度介于0℃至约300℃的反应腔室内。氮气及氢气的气体比例是适当的调整以有效的移除图案化光致抗蚀剂层。于其他实施例中，额外通入氩气(argon gas；Ar))至反应腔室内以产生氮等离子体而移除图案化光致抗蚀剂层。氩气的气体流率介于0至约1000sccm。可供给氩气至温度介于0℃至约300℃的反应腔室内。氮气及氩气的气体比例是适当的调整以有效的移除图案化光致抗蚀剂层。于其他实施例中，通入氮、氢、及氩至反应腔室内以移除图案化光致抗蚀剂层。于一例子中，氮气/氢气/氩(N₂/H₂/Ar)的气流率(gas flow ratio)约为100∶50∶0。于其他例子中，氮气/氢气/氩(N₂/H₂/Ar)的气流率约为100∶0∶50。于其他例子中，氮气/氢气/氩(N₂/H₂/Ar)的气流率约为100∶20∶30。于其他例子中，氮气/氢气/氩(N₂/H₂/Ar)的气流率约为20∶30∶50。各种气体及基底的温度可维持在介于0℃至约300℃。
方法100进行至步骤112，以第二材料作为蚀刻掩模，对第一材料层进行第二蚀刻步骤。第二蚀刻步骤可为被设计成能有效移除位于第二材料层的开口内所露出的第一材料层的干蚀刻或湿蚀刻。
于一实施例中，第一及第二材料层各自包括一择自于TiN、MoN、TaC、TiAlN、TaN、Al及W的金属材料。上述方法可用以图案化场效应晶体管(field-effect transistor；FET)的金属栅极，例如金属氧化物半导体晶体管metal-oxide-semiconductor FET；MOSFET)的金属栅极。于其他实施例中，当分开调变n型MOSFET的第一金属栅极元件(n金属(n metal))及p型MOSFET的第二金属栅极元件(p金属(p metal))，以得到适合的功函数且因此最佳化元件效能时，利用上述方法图案化NMOS的n金属以及PMOS的p金属。于一实施例中，第一材料层是p金属。于另一实施例中，第一材料层是金属材料且第二材料层是多晶硅。又于另一实施例中，第一材料层是金属材料且第二材料层是例如氮化硅的硬掩模材料层。
图6为根据本发明概念的另一实施例的方法180的流程图，形成具有金属栅极堆叠的半导体结构。图7至图9为另一实施例的具有金属栅极堆叠的半导体结构200的工艺剖面图。形成半导体元件的方法180是参照图6至图9作说明。
方法180起始于步骤182，提供半导体基底210。半导体基底210包括硅。基底210也可包括锗(germanium)、硅锗(silicon germanium)，或其他合适的半导体材料。于其他实施例中，基底210可利用其他半导体材料，例如钻石(diamond)、碳化硅(silicon carbide；SiC)、砷化镓(gallium arsenic；GaAs)、磷砷化镓(gallium arsenic phosphorous；GaAsP、砷化铝铟(aluminum indiumarsenic；AlInAs)、砷化铝镓(aluminum gallium arsenic；AlGaAs)、磷化镓铟(gallium indium phosphorus；GaInP)或其他上述材料合适的组合。
方法180进行至步骤184，于半导体基底210上形成多个金属栅极堆叠材料层(metal-gate-stack material layers)。于一实施例中，于半导体基底210上形成high k介电材料层214。于high k介电材料层214上形成盖层(cappinglayer)216。于盖层216上形成金属栅极层(金属层)218。于金属层218上额外的形成多晶硅层220。可于半导体基底210及high k介电材料层214之间插入界面层(interfacial layer；IL)212。
high k介电材料层214是利用合适的方法形成，例如原子层沉积法(atomic layer deposition；ALD)。其他用以形成high k介电材料层的方法包括金属有机化学气相沉积法(metal organic chemical vapor deposition；MOCVD)、物理气相沉积法(physical vapor deposition；PVD)、紫外线-臭氧氧化法(UV-Ozone Oxidation)及分子束外延法(molecular beam epitaxy；MBE)。于其他实施例中，high k介电材料层包括二氧化铪(HfO₂)。high k介电材料层也可包括金属氮化物(metal nitride)、金属硅酸盐(metal silicates)或其他金属氧化物。
金属栅极层218是利用PVD或其他合适的方法形成。金属栅极层包括氮化钛(titanium nitride)。于其他实施例中，金属栅极层可包括氮化钽(tantalumnitride)、氮化钼(molybdenum nitride)、氮化钨(tungsten nitride)、钨、碳化钽(tantalum carbide)、碳氮化钽(tantalum carbide nitride)或氮化钛铝(Titaniumaluminum nitride)。
盖层216是插在high k介电材料层及金属栅极层之间。盖层216包括氧化镧(lanthanum oxide；LaO)。盖层也可包括其他适合的材料。
界面层212，例如薄氧化硅层，是于形成high k介电材料层之前形成于硅基底210上。可利用ALD或热氧化法形成薄氧化硅层。
方法180进行至步骤186，于多层金属栅极堆叠层(multiplemetal-gate-stack layers)上形成图案化光致抗蚀剂层222。图案化光致抗蚀剂层222是用作掩模以形成金属栅极。于此特定的例子中，图案化掩模222形成于多晶硅层220上，如图7所示。图案化光致抗蚀剂层是利用光刻步骤形成。光刻步骤可包括光致抗蚀剂层涂布、软烤(soft baking)、掩模对准、曝光、曝光后烘烤(post-exposure baking)、显影(developing photoresist)及硬烤(hardbaking)步骤。也可以例如无光罩光刻(maskless photolithography)、电子束刻写(electron-beam writing)、离子束刻写(ion-beam writing)及分子转印(molecular imprint)的其他适合的方法进行或取代光刻曝光步骤。
方法180进行至步骤188，利用图案化光致抗蚀剂层222定义各个栅极区及各个露出要被移除的栅极堆叠材料层的开口，进行蚀刻步骤以图案化一或多个栅极材料层。蚀刻步骤将位于图案化掩模的开口内的多晶硅层移除。于一实施例中，第一蚀刻步骤利用干蚀刻法。于一实施例中，干蚀刻步骤利用含氟等离子体移除多晶硅。举例而言，蚀刻气体包括CF₄。蚀刻气体也可包括Cl₂、HBr或其组合。
于其他实施例中，蚀刻步骤亦图案化金属栅极层218。于图8所示的实施例中，所述的蚀刻步骤图案化金属栅极层218、盖层216及high k介电材料层214。用以移除金属栅极层的蚀刻步骤可能需要多个步骤，包括以专属的蚀刻步骤以个别移除每个材料层的各种蚀刻步骤。
于一实施例中，是利用第二蚀刻步骤移除金属栅极层。举例而言，第二蚀刻步骤为干蚀刻步骤。于一实施例中，干蚀刻步骤利用含氟等离子体移除金属栅极层。举例而言，蚀刻气体包括CF₄。第二干蚀刻步骤特别是使用氟碳(fluorocarbon)等离子体。举例而言，蚀刻气体包括CF₄。
于其他实施例中，利用第三蚀刻步骤移除high k介电材料层214。第三蚀刻步骤是调变其蚀刻种类(干或湿蚀刻)、蚀刻剂及蚀刻环境以有效移除high k介电材料层。第三蚀刻步骤实质上移除位于图案化掩模的开口内的high k介电材料层。于一实施例中，第三蚀刻步骤包括干蚀刻。第三蚀刻步骤的干蚀刻可利用含氟等离子体移除high k介电材料层。第三蚀刻步骤可利用至少包括氟、氯及惰性气体的蚀刻化学移除介电材料层。
请参考图9，方法180进行至步骤190，提供含氮等离子体至基底以移除图案化光致抗蚀剂层。含氮等离子体包括氮，且可包括额外的氢或氩，或氢/氩两者。于一实施例中，通入氮气至反应腔室以产生氮等离子体以移除图案化光致抗蚀剂层。氮气的气流率(gas flow rate)高至约1000sccm。可供给氮气至温度介于约0℃至约300℃的反应腔室内。或者是，在利用含氮等离子体移除光致抗蚀剂的过程中，基底的温度维持在介于0℃至约300℃。于其他实施例中，通入额外的氢气至反应腔室内以产生含氮等离子体以移除图案化光致抗蚀剂层。氢气的气流率介于0sccm至约1000sccm。可提供氮气至温度介于0℃至约300℃的反应腔室内。适当的调整氮气及氢气的气体比例以有效移除图案化光致抗蚀剂层。于其他实施例中，通入额外的氩气至反应腔室内以产生含氮等离子体以移除图案化光致抗蚀剂层。氩气的气流率介于0sccm至约1000sccm。可提供氩气至温度介于约0℃至约300℃的反应腔室内。适当的调整氮气、氩气的气体比例以有效移除图案化光致抗蚀剂层。于其他实施例中，通入氮、氢及氩至反应腔室内以移除图案化光致抗蚀剂层。于一例子中，N₂/H₂/Ar气流比率约为100∶50∶0。于一例子中，N₂/H₂/Ar气流比率约为100∶0∶50。于其他例子中，N₂/H₂/Ar气流比率约为100∶20∶30。于其他实施例中，N₂/H₂/Ar气流比率约为20∶30∶50。各种气体及基底的温度可维持在介于0℃至约300℃。利用含氮等离子体取代氧气灰化法(oxygen ashing)以移除图案化光致抗蚀剂可避免对第一及第二材料层的氧化作用。
虽然未显示出，本发明实施例亦可包含其他步骤以形成多个掺杂区域，例如源极及漏极区，或形成例如多重内连线(multilayer interconnection；MLI)的元件。于一实施例中，利用清洁步骤移除位于基底上及/或金属栅极堆叠的侧壁上的高分子残余物(polymeric residue)或其他残余物。清洁蚀刻步骤设计以有效移除高分子残余物或其他污染物。
于一实施例中，轻掺杂漏极(lightly doped drain；LDD)区是于栅极堆叠形成之后形成。栅极间隙壁(gate spacer)可形成于金属栅极堆叠的侧壁上。接着，源极及漏极区实质上对准于间隙壁的外侧边缘形成。栅极间隙壁可具有多层结构，且可包含氧化硅、氮化硅、氮氧化硅或其他介电材料。具有n型掺杂质或p型掺杂质的掺杂源极及漏极区域及LDD区是利用例如离子注入的一般掺杂方式形成。用以形成相关的掺杂区域的N型掺杂质可包括磷、砷及/或其他材料。P型掺杂质可包括硼、铟及/或其他材料。
接着形成多重内连线。多重内连线包括垂直的内连线，例如一般的介层窗(via)或接触窗(contact)，并包括水平的内连线，例如金属线(metal lines)。可使用包括铜、钨及金属硅化物(silicide)的各种导电材料形成各个内连线元件。于一实施例中，利用镶嵌法(damascene)形成铜相关的多重内连线结构。于其他实施例中，利用钨于接触洞内形成钨插塞(plug)。
半导体结构可还包含额外的隔离元件以将每个元件互相隔离。隔离元件可包括不同的结构，并可利用不同的制造技术予以形成。举例而言，隔离元件可包括浅沟槽隔离(shallow trench isolation；STI)元件。STI的形成步骤可包括于基底内蚀刻出沟槽，以及以例如氧化硅、氮化硅或氮氧化硅的绝缘材料填充沟槽。所填充的沟槽可具有多层结构，例如具有热氧化衬层并以氮化硅填充沟槽。于一实施例中，STI结构可利用一连续的步骤形成，例如：成长垫氧化物(pad oxide)、以低压化学气相沉积法(LPCVD)形成氮化层、利用光致抗蚀剂及掩模图案化STI开口、于基底内蚀刻出沟槽、选择性的成长热氧化沟槽衬垫层(thermal oxide trench liner)以增进沟槽界面(trench interface)特性、以CVD氧化物填充沟槽、利用化学机械研磨法(chemical mechanicalplanarization；CMP)回蚀刻、及利用氮化物剥离法(nitride stripping)法留下STI结构。
半导体结构150或200仅为可利用方法100或180中的各种概念的元件中的其中一个例子。所述半导体结构及其制造方法可应用于其他具有high k及金属栅极元件的半导体元件，例如应变半导体基底(strained semiconductorsubstrate)、异半导体元件(hetero-semiconductor device)、或无应力绝缘结构(stress-free isolation structure)。
本发明并非限于包括MOS晶体管的半导体结构的应用，而还可延伸至其他具有金属栅极堆叠的集成电路。举例而言，半导体结构150可包括动态随机存取存储器(dynamic random access memory；DRAM)单元、单电子晶体管(single electron transistor；SET)、及/或其他微电子元件(microelectronic device)(于此统称为微电子元件)。于其他实施例中，半导体结构150包括鳍式场效应晶体管(FinFET transistor)。当然，本发明的概念亦可应用于可取得的其他类型的晶体管，包括单栅极晶体管(single-gate transistor)、双栅极晶体管(double-gate transistor)及其他多栅极晶体管(multiple-gate transistor)，且可使用于不同的应用中，包括感测单元(sensor cell)、存储器单元(memory cell)、逻辑单元(logic cell)及其他的应用。
虽然本发明的实施例公开如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰。于一实施例中，盖层可为氧化镧或氧化铝。于其他实施例中，半导体结构150的第二材料层可包括铝或钨。于一实施例中，利用本发明的方法形成n型金属氧化物半导体场效应晶体管(n-type metal-oxide-semiconductorfield-effect-transistor；NMOSFET)。于其他实施例中，于先形成栅极的步骤(gate-first process)中利用本发明的方法形成金属栅极堆叠，其中以上述方法形成金属栅极堆叠，且其保留于最终的结构中。于其他实施例中，于混成步骤(hybrid process)中利用本发明的方法形成金属栅极堆叠，其中以上述方法形成第一型金属栅极堆叠(例如NOMOS金属栅极堆叠)，且其保留于最终的结构中。所形成的第二型金属栅极堆叠(例如POMOS金属栅极堆叠)视为虚置栅极结构(dummy gate structure)，因此能进行源/漏极离子掺杂步骤及退火步骤。接着，移除部分的虚置栅极结构，并以适合的材料再填充(refill)虚置栅极沟槽(dummy gate trench)。举例而言，将PMOS区域内的多晶硅层及金属层移除后，以p金属再填充并更以例如铜的另一金属填充以形成PMOS金属栅极堆叠。于其他实施例中，于后形成栅极的步骤(gate-last process)中利用本发明的方法形成金属栅极堆叠，其中于形成源极及漏极元件之前或之后，以本发明的方法形成虚置金属栅极堆叠，而NMOS及PMOS全体或个别的虚置金属栅极堆叠会被最终的金属层材料所取代。
于其他实施例中，半导体基底可包括外延层。举例而言，基底可具有覆盖块半导体(bulk semiconductor)的外延层。再者，可对基底施予应力以增强性能。举例而言，外延层可包括相异于块半导体的半导体材料，例如，以锗化硅(silicon germanium)覆盖块硅(bulk silicon)，或者是，硅层覆盖以包含选择性外延成长(SEG)的步骤所形成的块锗化硅(bulk silicon germanium)。再者，基底可包括例如埋藏介电层的绝缘层上覆半导体(semiconductor-on-insulator；SOI)结构。或者是，基底可包括例如埋藏氧化层(buried oxide；BOX)的埋藏介电层，其可通过被称为埋藏氧化层氧注入隔离(separation by implantation ofoxygen；SIMOX)的方法、晶圆接合法(wafer bonding)、选择性外延成长法(selective epitaxial growth；SEG)或其他合适的方法所形成。
因此，本发明提供一种形成半导体元件的方法。方法包括于一基底上形成一第一材料层；于该第一材料层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该第一材料层施行一蚀刻步骤；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。
于此方法中，该提供含氮等离子体包括通入氮气。该提供含氮等离子体可还包括通入氢气。该提供含氮等离子体可还包括通入氩气。于一实施例中，该第一材料层包括金属。方法可还包括形成一第二材料层于该第一材料层及基底之间。该第二材料层可包括不同的金属材料。于其他实施例中，该第一材料层及第二材料层包括一择自由MoN、TaC、TiN、TiAlN、TaN、Al及多晶硅所构成的群组的材料。该提供含氮等离子体至基底的步骤可包括提供该基底于介于约0℃及300℃之间的温度。该施行蚀刻步骤可包括图案化该第一材料层以形成一场效应晶体管的金属栅极。
本发明也提供一种形成半导体元件的金属栅极堆叠的方法的另一实施例。方法包括于一基底上形成一第一金属层；于该第一金属层上形成一导电材料层；于该导电材料层上形成一图案化光致抗蚀剂层，该图案化光致抗蚀剂层定义露出该导电材料层的开口；对该导电层及金属层施行一蚀刻步骤，以移除位于该图案化光致抗蚀剂层的开口内的金属层，形成一金属栅极；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。
于此方法中，该提供含氮等离子体包括通入氮气。该通入氮气的步骤可包括供给流率高至约1000sccm的氮气。该提供含氮等离子体的步骤可还包括通入氢气。该通入氢气的步骤可包括供给流率高至约1000sccm的氢气。该提供含氮等离子体的步骤可还包括通入氩气。该通入氩气的步骤可包括供给流率高至约1000sccm的氩气。该提供该含氮等离子体的步骤可包括提供该含氮等离子体至该金属栅极，以于该金属栅极的侧壁上形成一保护层。上述方法可还包括当提供该含氮等离子体时，使该基底维持在介于约0℃至约300℃的温度。该导电层可包括一第二金属层或多晶硅。
本发明还提供一种形成半导体元件的金属栅极堆叠的方法的另一实施例。方法包括于一基底上形成一高介电系数(high k)介电材料层；于该基底上形成一金属层；于该金属层上形成一多晶硅层；于该多晶硅层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该基底施行一蚀刻步骤以移除该多晶硅层及金属栅极层；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。
所述方法可还包括于该high k介电材料层及基底之间形成一盖层。该盖层可包括氧化镧。该金属层包括氮化钛。于其他实施例中，该金属层可包括一择自由氮化钽(tantalum nitride；TaN)、碳化钽(tantalum carbide；TaC)、氮化钼(molybdenum nitride；MoN)及氮化钨(tungsten nitride；WN)所构成的群组的导电材料。该金属栅极堆叠可为一场效应晶体管的金属栅极结构。该提供含氮等离子体的步骤可包括通入氮气。该提供含氮等离子体的步骤可包括通入一择自包含氢气、氩气及其组合的群组的额外气体。该提供含氮等离子体的步骤可包括于约0℃至约300℃的温度通入一含氮气体。
虽然本发明已以较佳实施例公开如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。