通过电镀和电镀组成物制造铑接触结构 【技术领域】
本公开涉及制造一种冶金接触结构，具体地，铑结构。本公开在填充高纵横比的亚微米结构时尤为重要。
背景技术
常规接触插塞是通过CVD(化学气相沉积)钨(W)而制成，以形成与前段装置(FEOL)的接触。CVD(化学气相沉积)W方法为保形方法，其易于在插塞中产生中心空隙和裂缝。因为接触特征尺寸缩小以及接触纵横比增加，使得通过CVD W方法来填充结构变得越来越具有挑战性，且增加寄生电阻。此外，由于CVD W的高电阻率和Ti/TiN衬里叠层的高阻抗，接触特征尺寸缩小造成整个CVD W插塞结构的寄生电阻显著增加。因为随着空隙和裂缝而增加的接触电阻，CVD W方法所导致的差的结构填充会使得整个芯片的性能明显降低。
电镀已经引起VLSI制造的极大兴趣，这是因为发现铜镶嵌工艺具有超填充亚微米尺寸特征的能力。例如，参见D.Edelstein，et al.，IEEE 1997，Intl.Electron Devices Meeting Digest，773(1997)；P.C.Andricasos et al.，IBM，J.Res.Develop.，42，567(1998)以及美国专利6,709562B1，在此引入其公开内容作为参考。已有许多研究致力于通过电沉积超填充其它材料的系统。然而，除了Cu以外，只有Ag和Au已报导具有一些超填充能力。这些信息可参见T.P.Moffat et al.，Electrochem.Solid-state lett.4(4)，C26(2001)、T.P.Moffat，et al.，J.Electrochem.Soc.，149，C432(2002)以及D.Josell et al.，Electrochem.Solid-State Lett.，8(3)，C54(2005)。
铑(Rh)是铂族金属之一。其为具有优良抗腐蚀性的贵重且稀有的金属。电镀的铑已因其高反射外观而用于珠宝应用。由于其低的且可靠的接触电阻，其已被用来制造电接触。Rh也是一种公知的用于气体转换的催化剂。参见D.Pletcher，et al.，J.Electroanalytical Chem.，421，p137(1997)、D.Pletcher，et al.，J.Electroanalytical Chem.，421，p145(1997)以及R.T.S.Oliverira，et al.，J.Electroanalytical Chem.，569，p233(2004)。
铑在Si中具有可忽略的扩散速率(C.S.Peterson，et al.，J.Appl.Phys.，53(7)，p4866(1982))，与Cu相比，其可提供作为CVD钨(W)的替代金属而作为VLSI中的接触插塞的极大优点(A.Topol.et al.，VLSIconference proceeding(2005))。目前CVD W的电阻率被报导在接触插塞中为约20微欧姆-cm。如上所述，由于在保形填充期间空隙的形成，对32nm节点及超过32nm节点的接触过孔的填充成为CVD钨工艺的极大挑战。也可以参见图2。
【发明内容】
本公开涉及提供一种铑接触，其如果不是整体上则至少基本上无空隙和/或无裂缝。
具体而言，本发明的方面涉及一种制造铑接触的方法，所述铑接触基本上无内部裂缝或空隙。
本公开的方法包括：
获得其上具有介电层的衬底，其中所述介电层具有凹槽(cavity)，所述铑接触将沉积在所述凹槽中；
在所述凹槽中和所述介电层上沉积籽晶层(seed layer)；以及通过包括铑盐、酸和应力减轻剂(stress reducer)的浴液进行电镀而沉积铑；然后可选地对该结构进行退火。
本公开还涉及通过上面公开的方法而获得的结构。
本公开还涉及铑接触结构，其包括其上具有介电层的衬底，其中所述介电层中具有凹槽，且其中凹槽被基本上无内部裂缝或空隙的电镀铑所填充。
对于本领域技术人员，通过下列详细说明，本公开的其它目的和优点将变得显而易见，其中，仅通过最佳实施方式的示例而仅在优选实施例中示出和描述详细说明。应意识到，本公开可有其它且不同的实施例，且其多个细节可以各种显而易见的方面来加以修改而不脱离本公开的精神。因此，该详细说明本质上被视为示例性的而非限制性的。
【附图说明】
图1A-1C示例根据本公开由电镀的铑所填充的过孔。
图2为根据现有技术方法由CVD钨接触所填充的过孔的SEM截面图。
图3示例不同铑镀敷浴的i-v曲线图。
图4为根据本公开由电镀的铑所填充的过孔的SEM截面图。
图5示例在温度上升(ramping)期间原位(in-situ)电镀的铑的表面电阻的图。
图6示例电流波形。
图7示例在晶片与阳极之间具有遮蔽物(shield)的镀敷装置。
图8示例在图7中所使用的遮蔽物。
图9为在样品遮蔽物上的孔隙度(porosity)的实例。
图10为根据本公开用电镀的铑填充的在300mm晶片上地过孔的SEM截面图像。
【具体实施方式】
为了便于理解本公开，参照图1A-1C，其中图1A-1C示意性示例根据本公开的一种方法序列的各阶段的结构。
图1A示出绝缘体或电介质1，其被设置在半导体衬底(未示出)上。半导体衬底的非限制性实例为硅、碳化硅、锗、III-V族半导体(例如GaAs及GaSb)。
介电层1的实例为二氧化硅(SiO2)、磷硅酸盐玻璃(PSG)、硼掺杂的PSG(BDPSG)或原硅酸四乙酯(TEOS)，且更典型的是具有小于3.9的介电常数的低k电介质，如SILK(可从Dow Chemical得到)、SiCH(可从AMAT得到，商标为BLOK)、SiCOH(可从Novellus得到，商标为Coral、从AMAT得到，商标为Black Diamond、以及从ASM得到，商标为Auora)、SiCHN(从IBM得到，商标为N Blok)、CVD碳掺杂的氧化物、多孔CVD碳掺杂的氧化物、多孔及非多孔有机硅酸盐、多孔及非多孔有机旋涂聚合物。
粘合层(未示出)可选地沉积在位于介电层1中的过孔的底壁和/或侧壁上以及介电层1的顶表面上。
典型的粘合层为钛、钽及其氮化物。如果需要，可使用具有不同粘合层的多个层。当采用粘合层时，粘合层典型地为约20埃至约200埃，且更典型地为约20埃至约60埃。可通过CVD(化学气相沉积)、ALD(原子层沉积)、或诸如物理气相沉积(PVD)或电离物理气相沉积(IPVD)的溅射来沉积粘合层。沉积的一个实例为采用HCM(中空阴极磁控管)磁控溅射系统，例如可从Applied Materials得到，商标为“Endura”。
导电籽晶层2位于粘合层(如果存在)的表面上或过孔侧壁上以及电介质的顶表面上。典型的籽晶层为钌、铂、铜、钨、钴、硫化物以及硅。籽晶层2可通过公知技术沉积。具体实例为ALD或CVD钌。该籽晶层典型地为约0.006μm至约0.25μm厚。
接下来，根据本公开通过电镀来沉积铑膜，以填充凹槽(例如过孔或带(bar))。参见图1a及1b。当填充高纵横比的过孔或带时，本发明尤其具有优势。纵横比典型地在约2至约10之间，且更典型地在约4与约10之间。
过孔或带的关键尺寸(CD)典型地为约30nm至约250nm，更典型地为约40nm至约100nm。本公开对于填充具有小到约40纳米的CD尺寸的亚微米过孔或带尤其具有优势。
为了实现无空隙及无裂缝的导体，使用包括铑盐、酸及应力减轻剂的组合物来电镀铑。铑盐典型地为硫酸铑、磷酸铑或氯化铑，更典型地为硫酸铑。铑盐在浴液中的含量典型地为约1至约100克/升，更典型地为约1至约10克/升，具体实例为5克/升。
浴液还包括酸，例如硫酸、盐酸和磷酸，且其含量典型地提供约0.1至约3的pH值，更典型地提供约0.5至约1的pH值。
应力减轻剂典型地以足以在电镀条件下提供无空隙和/或无裂缝的导体的含量而存在。如果需要，可以采用不同应力减轻剂的混合物。
应力减轻剂的一个实例为卤化物，如美国专利公开2004/247920中所公开的，例如氯化物，具体来说为I及II族氯化物，AlCl3及CrCl3。当采用这样的卤化物时，其以典型地在电镀浴液中约20ppm至约5000ppm的含量而存在。
可以采用的应力减轻剂的另一个实例为硫酸铑基溶液，如Abys等人的美国专利6,241,870中所公开的。该专利采用硫酸铑分子的络合物，其具有最小的金属对金属键合，且此络合物的形成是主要经由桥接的双配位基硫酸(sufphato)基团。
另一类应力减轻剂为磺酸，例如芳族磺酸，一个实例为苯酚磺酸，如Kreuter的美国专利4,402,802所公开的。当采用这样的磺酸时，其通常以约0.1至约5克/升的含量而存在。
另一种应力减轻剂为氨基磺酸，如美国专利3,671,408和3,892,638所公开的。当采用这样的氨基磺酸时，其典型地以约30至约100克/升的含量而存在。
Browning等人的美国专利3,729,396中公开了另一种应力减轻剂，其为例如由磷酸铝所提供的铝离子与二羧酸或聚羧酸(例如壬二酸或庚二酸)的组合物。当采用这样的组合物时，铝离子典型地以每升约0.05至约5克的含量而存在，且二羧酸或聚羧酸典型地以每升约1至约25克的含量而存在。
另一类应力减轻剂为醇，如Gabe的美国专利公开2005/0155866所公开的。典型的醇包括烷基、烯基、炔基、芳族和非芳族环状醇。当采用这样的醇时，其典型地以每升约0.001克至每升约100克的含量而被使用，更典型地以每升约0.01克至每升约20克的含量而被使用。
可以使用阳极(例如Pt或其它贵金属)和阴极来实施电镀，其中阴极为将用导电籽晶层镀敷的晶片衬底。如上面所讨论的籽晶层可以是任何导电材料。所使用的典型铑镀敷化学试剂来自Enthone-EMI，其由三种成分组成：包含5g/l的Rh金属浓度的主盐(main salt)的Rhodex 100；Rhodex100应力减轻剂，使用10体积％；以及3体积％的H2SO4。根据本公开可以使用的其它商业可得的电镀浴液包括但不限于Rhodex bright Rhodium、Technic-Rhodium、Technic Rhodium S-less。
典型地采用约1至约100毫安/cm2、更典型地约1至约50毫安/cm2、甚至更典型地约2至约10毫安/cm2的电流来实施电镀。电镀也可以在约10℃至约80℃的温度下实施。
本公开发现当在相对大及阻抗强的衬底或晶片，例如至少200mm、更典型地约200mm至约500mm、甚至更典型地约200mm至约300mm的晶片上电镀时的特定重要性。当在大且阻抗强的衬底(例如200mm和300mm晶片)上电镀Rh时，要形成均匀沉积物典型地需要特别的方法和工具。当尝试使用恒定电流密度波形时，从晶片的边缘(电接触制造处)至晶片的中心的电阻足够大，以使沉积只能发生在晶片边缘的薄环上。首先用小电流镀敷窄环，然后电流上升以使电镀朝向晶片中心延伸，之后电流保持在恒定值，以镀敷整个厚度。
通过将电流从晶片边缘转走且转到取样电极上，晶片“取样”可以用来获得更均匀的沉积。但是此方法的程度不是受限于取样的尺寸而使电流转移的深度受限，就是受限于取样够大但之后沉积比中心沉积薄的边缘会太宽，以致牺牲晶片边缘上的大面积。在晶片(阴极)与阳极之间的扩散体(diffuser)或陶瓷插塞或其它阻抗结构为工具配置中的组件，用以使最终在大面积内均匀沉积。在阳极与阴极之间具有陶瓷插塞的镀敷工具上镀敷300mm的晶片。随着插塞的电阻增加，沉积的厚度均匀性得以改善。
使用图6所示的电流波形来沉积具有60nm×290nm过孔图形的300mm晶片。过孔被Rh超填充，而从晶片中心到晶片边缘无空隙或裂缝。
利用在晶片与阳极之间具有扩散体或遮蔽物的镀敷装置来对200mm芯片进行沉积。通过遮蔽物的相对孔隙度来控制均匀度。图8示出遮蔽物孔隙度的一个实例，以实现在整个晶片内的均匀沉积。具体而言，图7示出200mm镀敷装置，其在芯片与阳极之间具有遮蔽物。遮蔽物的相对孔隙度控制沉积的均匀度。使用类似于图6的电流波形来镀敷具有225nm×540nm过孔图形的200mm晶片。过孔被超填充，而且从晶片中心到晶片边缘无空隙及裂缝。
图9示例200mm晶片的遮蔽物的孔隙度的一个实例。为获得孔隙度密度，孔的尺寸变化使用从D＝0.01cm-2.0cm的孔直径。使用孔分布密度获得孔隙度密度，且使用相同直径但密度不同的孔，以获得孔隙度。
当在大衬底上镀敷时，典型地使用电流波形。初始电流密度典型地为约0.1毫安/cm2至约5毫安/cm2，且典型地实施约1至约20秒，更典型地约1至约10秒。然后典型地在约5至约120秒内，更典型地在约5至约60秒内，一个实例为15秒内，使电流密度上升到更高电流密度，以镀敷至所需的厚度。
镀敷的电流密度高于初始电流密度，典型地为约1至约100毫安/cm2，更典型地为约1至约50毫安/cm2，且甚至更典型地为约2至约10毫安/cm2。最终的电流密度典型地实施约60秒至约60分钟，以达到所需的厚度。电流密度的上升典型地是线性的。
图6示例在镀敷具有非常薄的Ru籽晶层(80)的300mm芯片时使用的电流波形的一个实例。表面电阻为约35欧姆/□(ohm/sq)。
当希望降低铑的电阻率时，本公开的方法可以可选地包括热退火步骤。当采用退火时，其典型地在190℃以上、更典型地在约190℃至约400℃的温度下执行。该退火典型地在空气、O2、N2、H2、形成气体、氩或氦气氛中执行。根据本公开的铑接触典型地具有5微欧姆-cm至50微欧姆-cm的电阻率，其中使用可选的退火步骤获得较低值。
可以使该结构平坦化，例如通过抛光镀敷的铑籽晶层和粘合层(如果存在)，在场区域向下到介电层。参见图1c。
将给出下列非限制性实例以进一步示例本公开。
实例1
用Rh镀敷溶液在50℃下在-2.5毫安/cm2的恒定电流密度及100rpm的电极旋转速率，在Ru引晶(Ru-seeded)的衬底上镀敷500nm Rh或更少的薄膜。然后用四点探针测量该膜的表面电阻。利用测到的表面电阻和膜厚度计算出该膜的电阻率为44微欧姆-cm。然后利用SIMS(二次离子质谱仪)方法测量膜的成分，且发现在Rh内有高水平的氧、氯化物及硫杂质。然后在形成气体中在400℃下对Rh膜退火4小时。从x-射线衍射观察到有显著的晶粒生长，且Rh的电阻率明显降到9微欧姆-cm。
实例2
利用Rh镀敷溶液在室温(在19-24℃间变化)下在-2.5毫安/cm2的恒定电流密度及100rpm的电极旋转速率下，在Ru引晶的衬底上镀敷Rh的薄膜。然后用四点探针测量该膜表面电阻。利用测到的表面电阻和膜厚度计算出该膜的电阻率为19微欧姆-cm。然后利用SIMS方法测量膜的成分，且发现在Rh内有非常低水平的氧和氯化物杂质，O、Cl及S浓度都低约2个数量级。然后在形成气体中在400℃下对Rh膜退火4小时。从x-射线衍射观察到有显著的晶粒生长，且Rh的电阻率明显降到7微欧姆-cm。
参见表1，其为在不同温度下所镀敷的两个Rh实例1和2的比较。
表1示出由两种不同镀敷条件刚镀敷的及后形成气体退火的Rh膜的电阻率以及由SIMS分析得到的在这两种Rh膜中的O、Cl及S杂质水平。
实例刚镀敷的(μohm-cm)后FGA(μohm-cm) O计数 (原子/cm3) Cl计数 (原子/cm3) S计数 (原子/cm3) 室温镀敷的第 一Rh197 4E19 4E18 1E18 50℃(Enthone 建议温度)镀 敷的第二Rh449 4.5E21 2E21 2E20
实例3
用Rh镀敷由硅化物/氧化物/ALD TaN/ALD Ru所制成的具有125nm×560nm的接触过孔尺寸的结构。其在室温下在-2.5毫安/cm2的恒定电流密度及100rpm的电极旋转速率下镀敷。该过孔被Rh填充，而无中心空隙或中心裂缝。
实例4
通过电镀用铑填充300mm晶片的接触过孔。该结构由硅化物/USG/ALD TaN/ALD Ru/Rh镀敷而制成。过孔的尺寸为约60nm×290nm。由图10可见，高纵横比的过孔被很好地填充，而无任何空隙或中心裂缝。使用图5示出的电流波形。
实例5
用Rh镀敷由硅化物/氮化物/氧化物/ALD TaN/ALD Ru所制成的具有40nm×230nm的接触过孔尺寸和40nm×130nm×230nm的接触带尺寸的结构。其在室温下在-2.5毫安/cm2的恒定电流密度及100rpm的电极旋转速率下镀敷。该过孔及带被Rh填充，而无中心空隙或中心裂缝。参见图9。
总之，本公开提供超填充镀敷方法，用于在亚微米尺寸的结构中电镀Rh，而无任何中心空隙或中心裂缝。在退火之后，所镀敷的膜能够实现7微欧姆-cm的低电阻率。通过工艺条件而使膜具有低得多的杂质浓度且因此具有比通过化学气相沉积镀敷的典型Rh膜低的电阻。较低的杂质和较低的电阻率以及超填充能力对于接触应用来说是非常重要的。
图3示出具有不同成分的铑镀敷溶液的伏安图。其示出应力减轻剂作为抑制剂，且硫酸促进沉积。图4为TEM图像，示出通过在室温(在19-22摄氏度)下电沉积铑而无孔洞地对40nm CD×240nm高的过孔和带的超保形填充。该图形是利用电子束光刻产生的，然后被作为粘合层的ALD TaN以及作为镀敷籽晶层的ALD Ru的薄层所覆盖。铑成功地沉积到构图的过孔和带中，而无空隙或裂缝。190nm Rh的薄膜被沉积在具有PVD TaN和PVD Ru籽晶层的均厚(blanket)硅晶片的顶上。图5示出于该膜上原位电阻测量与温度之间的关系。可以看出，当在190℃以上退火时，沉积经历重新结晶过程。经退火的Rh薄膜呈现7微欧姆-cm的电阻率。如化学供应商所建议的，在50摄氏度下镀敷也会超填充类似的结构，但是所镀敷的铑的电阻率比在室温下所沉积的铑的电阻率大得多。当退火在50摄氏度下沉积的铑薄膜时，可获得19微欧姆-cm的电阻率。