LDMOS功率器件 【技术领域】
本发明涉及一种LDMOS功率器件。
背景技术
现有的LDMOS功率器件(射频功率器件)结构设计如图1所示，包括P型重掺杂衬底、P型重掺杂衬底上的P型外延层以及P型外延层上的源极区和漏极区，其中源极区与P型中掺杂衬底导电连接，源极区和漏极区之间设有沟道区，沟道区的上方设有栅。LDMOS功率器件在高频率时的性能主要受限于栅极到源极的电容Cgs和漏极到源极的电容Cds。Cgs的大小主要由栅极长度和栅极氧化层厚度来决定，这两个参数同时也控制器件跨导参数gm。降低Cgs就要牺牲gm或器件的可靠性(例如增加窄通道效应)，否则很难减小Cgs。Cds决定于轻掺杂区(LDD区)的大小，LDD区也决定了开启电阻Rdson和击穿电压BVdss的大小。一旦优化了LDD区来实现最佳的Rdson和BVdss，要同时降低C ds也很难。
【发明内容】
本发明目的是提供一种LDMOS功率器件，在不用降低其它参数指标的前提下，减小了栅极到源极的电容Cgs和漏极到源极的电容Cds，实现了射频条件下器件高增益和高效率的工作。
本发明的技术方案是：一种LDMOS功率器件，包括衬底、衬底上的第一导电类型外延层、以及形成于第一导电类型外延层上的源极区和漏极区，所述源极区与衬底导电连接，所述衬底为与第一导电类型相反的第二导电类型衬底。其中第一导电类型和第二导电类型是指P型或N型，即当第一导电类型为P型时，第二导电类型为N型；当第二导电类型为P型时，第一导电类型为N型。对于高电压和高击穿电压的LDMOS器件应用，由于第一导电类型外延层和第二导电类型衬底之间存在一个结间耗尽区，本发明第一导电类型外延层相比通常具有第一导电类型衬底的LDMOS功率器件要厚。
进一步的，所述源极区通过导电沟槽连接到第二导电类型衬底上，或者所述源极区通过导电全过孔连接到第二导电类型衬底底部，所述源极区表面设有与导电沟槽或导电全过孔导电连接的源欧姆接触区。
进一步的，所述源欧姆接触区由源极区表面延伸到导电沟槽或导电全过孔上方并与导电沟槽或导电全过孔直接连接，使得源极区接地。
或者进一步的，所述LDMOS功率器件半导体表面设有氧化层，所述氧化层内设有导电层，所述导电层分别与源欧姆接触区和导电沟槽(或导电全过孔)导电连接，使得源极区接地。
进一步的，所述第一导电类型外延层上还于导电沟槽或导电全过孔周围设有与衬底连接的第二导电类型重掺杂连接沟槽，用来增强接地的导电性。
本发明优点是：
1、本发明在第二导电类型衬底上设置第一导电类型外延层，使得第一导电类型外延层与第二导电类型衬底之间产生一个电容，该电容与Cgs和Cds串联，从而降低了Cgs和Cds，实现了射频条件下器件高增益和高效率的工作。本发明可以使Cgs和Cds降低至少20％，从而使得LDMOS功率器件的增益改善至少1dB、效率提高至少2％。
2、当第一导电类型为P型，第二导电类型为N型时，本发明工作过程中只有电子流通过导电沟槽(或导电全过孔)和N型重掺连接沟道接地，不存在空子流，而传统的LDMOS功率器件在P型重掺连接沟道和P型重掺衬底之间存在有空子流，所以本发明只有电子流的器件设计会有较高的效率。
【附图说明】
图1为现有技术LDMOS功率器件的结构示意图；
图2为本发明具体实施例一的结构示意图；
图3为本发明具体实施例二的结构示意图；
图4为本发明具体实施例三的结构示意图。
其中：1衬底；1a第二导电类型衬底；2第一导电类型外延层；3源欧姆接触区；4导电沟槽；5导电全过孔；6氧化层；7导电层；8第二导电类型重掺杂连接沟槽；9第一导电类型掺杂沟道区；10第二导电类型重掺杂漏区；11第二导电类型漂移区；12栅；13第二导电类型重掺杂源区；14第一导电类型重掺杂源区；15场板；16漏欧姆接触区。
【具体实施方式】
下面结合附图及实施例对本发明作进一步描述：
实施例：如图2至图4所示，一种LDMOS功率器件，包括第二导电类型衬底1a、第二导电类型衬底1a上的第一导电类型外延层2、以及形成于第一导电类型外延层2上的源极区和漏极区，所述源极区与衬底1导电连接。所述源极区与漏极区之间还设有第一导电类型掺杂沟道区9。所述漏极区包括第二导电类型重掺杂漏区10以及隔离在第一导电类型掺杂沟道区9和第二导电类型重掺杂漏区10之间的第二导电类型漂移区11，其中第二导电类型重掺杂漏区10的表面设置有漏欧姆接触区16。LDMOS功率器件的栅12设于第一导电类型掺杂沟道区9上方的氧化层6内，此外LDMOS功率器件还可以在氧化层6中设置用于接地的场板15。
所述源极区包括第二导电类型重掺杂源区13和第一导电类型重掺杂源区14，如图2和图3所示。此时第二导电类型重掺杂源区13位于第一导电类型重掺杂源区14和第一导电类型掺杂沟道区9之上。所述源极区还可以只包括第二导电类型重掺杂源区13，如图4所示，此时第一导电类型掺杂沟道区9向外延伸包围第二导电类型重掺杂源区13。
本实施例中第一导电类型为P型，第二导电类型为N型。
所述源极区通过导电沟槽4连接到第二导电类型衬底1a上，或者所述源极区通过导电全过孔5连接到第二导电类型衬底1a底部接地，(图2至图4中导电沟槽4和导电全过孔5同时示出了，但是在实际使用时，二者仅有一个即可)所述源极区表面设有与导电沟槽4或导电全过孔5导电连接的源欧姆接触区3。使得源极区与衬底1相连并接地。
其中，所述源欧姆接触区3由源极区表面延伸到导电沟槽4或导电全过孔5上方并与导电沟槽4或导电全过孔5直接连接，如图2所示。本实施例中第二导电类型重掺杂源区13还可以如图2中虚线所示向外延伸与导电沟槽4或导电全过孔5直接连接，加强接地效果。或者，所述LDMOS功率器件半导体表面设有氧化层6，所述氧化层6内设有导电层7，所述导电层7分别与源欧姆接触区3和导电沟槽4(或导电全过孔5)导电连接，如图3和图4所示。
所述第一导电类型外延层2上还于导电沟槽4或导电全过孔5周围还可以设有与衬底1连接的第二导电类型重掺杂连接沟槽8。该第二导电类型重掺杂连接沟槽8可以用来增强接地的导电性。
第二导电类型重掺杂源区13外的第一导电类型掺杂区与接地部之间保持至少4微米的距离。其中上述第一导电类型掺杂区为图2和图3中所示的第一导电类型重掺杂源区14或图4中所示的第一导电类型掺杂沟道区9；接地部为导电沟槽4或导电全过孔5和/或第二导电类型重掺杂连接沟槽8。具体的：图2和图3中的第二导电类型重掺杂连接沟槽8与第一导电类型重掺杂源区14之间的距离a至少为4微米；图4中的第二导电类型重掺杂连接沟槽8与第一导电类型掺杂沟道区9之间的距离b至少为4微米。
本发明在不用降低其它参数指标的前提下，减小了栅极到源极地电容Cgs和漏极到源极的电容Cds，实现了射频条件下器件高增益和高效率的工作。