一种基于氮化处理的纳米晶浮栅存储器的制备方法.pdf

上传人:a1 文档编号:1097348 上传时间:2018-03-31 格式:PDF 页数:15 大小:375.26KB
返回 下载 相关 举报
摘要
申请专利号:

CN200910302491.4

申请日:

2009.05.21

公开号:

CN101556938A

公开日:

2009.10.14

当前法律状态:

驳回

有效性:

无权

法律详情:

发明专利申请公布后的驳回IPC(主分类):H01L 21/8247申请公布日:20091014|||实质审查的生效|||公开

IPC分类号:

H01L21/8247; H01L21/336; H01L29/788

主分类号:

H01L21/8247

申请人:

中国科学院微电子研究所

发明人:

刘 明; 王 永; 王 琴; 杨潇楠; 龙世兵; 谢常青

地址:

100029北京市北京市朝阳区北土城西路3号中科院微电子所

优先权:

专利代理机构:

北京市德权律师事务所

代理人:

王建国

PDF下载: PDF下载
内容摘要

本发明涉及半导体器件制造技术领域,具体涉及一种基于氮化处理的纳米晶浮栅存储器的制备方法,所述方法包括在硅衬底上生长遂穿介质层,并在遂穿介质层上表面生长硅纳米晶;对硅纳米晶进行氮化处理,在氮化处理后的硅纳米晶表面淀积控制栅介质层,控制栅介质层上淀积多晶硅;刻蚀多层结构到硅衬底,形成制作栅侧墙和源电极、漏电极的区域;制作栅侧墙、栅极、源极和漏极,形成浮栅存储器。本发明可用于非挥发性存储器的存储单元,具有电荷存储容量大,结构简单,可靠性高,与传统CMOS工艺兼容性好,易于批量生产。

权利要求书

1.  一种基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述方法包括:
(1)在硅衬底上生长遂穿介质层,并在所述遂穿介质层上表面生长硅纳米晶;
(2)对所述硅纳米晶进行氮化处理,并在氮化处理后的硅纳米晶表面淀积控制栅介质层,所述控制栅介质层上淀积多晶硅;
(3)刻蚀多层结构到硅衬底,形成制作栅侧墙、源极和漏极的区域;
(4)制作栅侧墙、栅极、源极和漏极,形成浮栅存储器。

2.
  如权利要求1所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述遂穿介质层为热氧化生成的二氧化硅,厚度为3~4nm。

3.
  如权利要求1所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述步骤(1)中生长硅纳米晶的步骤具体包括:
a.用稀释氢氟酸处理所述遂穿介质层表面;
b.采用低压化学气相沉积方法在所述隧穿介质层上表面淀积一层硅纳米晶。

4.
  如权利要求3所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述低压化学气相沉积方法淀积硅纳米晶所用的气体为硅烷,温度为550-620℃,气压为35mTorr。

5.
  如权利要求1所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述步骤(2)中氮化处理是用N2、N2O、NO和NO2中的一种或几种气体在900-1100℃对所述硅纳米晶进行氮化处理,在所述硅纳米晶表面生成Si3N4。

6.
  
如权利要求1所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述步骤(2)中控制栅介质层是采用低压化学气相沉积方法在所述硅纳米晶上淀积生成的二氧化硅,厚度为7~12nm。

7.
  如权利要求1所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述步骤(2)中多晶硅是采用低压化学气相沉积方法在所述控制栅介质层上淀积而成的。

8.
  如权利要求7所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述步骤(2)中多晶硅厚度为200~400nm。

9.
  如权利要求1所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述步骤(3)中刻蚀的工艺为等离子体刻蚀工艺。

10.
  如权利要求1所述的基于氮化处理的纳米晶浮栅存储器的制备方法,其特征在于:所述步骤(4)中制作栅侧墙是利用等离子体化学气相淀积工艺淀积一层400~600nm的二氧化硅,并各向异性刻蚀出栅侧墙。

说明书

一种基于氮化处理的纳米晶浮栅存储器的制备方法
技术领域
本发明涉及半导体器件制造技术领域,特别涉及一种基于氮化处理的纳米晶浮栅存储器的制备方法。
背景技术
自从1967年贝尔实验室的D.Kahng和S.M.Sze提出了浮栅结构的非挥发性半导体存储器以来,基于栅堆叠的MOSFET结构的浮栅半导体存储器就在容量、成本和功耗上以占有极大的优势取代了之前长期使用的磁存储器。在此基础上,日本东芝公司在1984年成功提出了Flash存储器的概念,直到现在Flash存储器仍然是非挥发性半导体存储器市场上的主流器件,但是随着微电子技术节点不断向前推进,工艺线宽的将进一步减小,基于浮栅结构的传统Flash器件正在遭遇严重的技术难点,主要原因是由于隧穿介质层的持续减薄,漏电现象越发严重,严重限制了Flash器件的可缩小化,导致浮栅存储器件的密度难以提升。目前解决此类问题的解决方案有两种。一种革命式方案,就是采用完全不同存储机理和结构的存储介质,如RRAM,FeRAM,PCRAM等;另外一种改进型方案,就是在现有非挥发性浮栅存储器的基础上,采用新的浮栅存储介质,如Nitride,纳米晶等。对于前一种方案,由于采用两端式存储结构,存储单元占用芯片的面积会大幅减少,密度可以进一步提高,但是在这种方案当中,有的与传统CMOS工艺的兼容性不是很高,需要增加额外的工艺步骤,有的存储机理还有待进一步研究,因此目前还不是很成熟。而对于第二种方案,采用氮化硅,非金属纳米晶,几乎与传统CMOS工艺完全兼容,甚至不需要增加额外的光刻模板,对于目前65nm以下的非挥发性浮栅存储器领域,有着非常广阔的应用前景。
但是氮化硅和硅纳米晶浮栅的存储器都存在着电荷存储能力不足的问题。相比之下,氮化硅浮栅的存储窗口稍大,但是保持特性较差,而硅纳米晶浮栅的电荷存储能力较小,但是保持特性较好。
发明内容
为了解决现有技术中氮化硅浮栅保持特性较差、硅纳米晶浮栅的电荷存储能力较小的问题,本发明提供了一种基于氮化处理的纳米晶浮栅存储器的制备方法,氮化处理硅纳米晶表面可以增加表面态,增加电荷存储容量,从而可以较大地提高存储窗口,增强器件存储窗口的保持特性。
为了达到上述目的,本发明采用的技术方案为:一种基于氮化处理的纳米晶浮栅存储器的制备方法,所述方法包括:
(1)在硅衬底上生长遂穿介质层,并在所述遂穿介质层上表面生长硅纳米晶;
(2)对所述硅纳米晶进行氮化处理,并在氮化处理后的硅纳米晶表面淀积控制栅介质层,所述控制栅介质层上淀积多晶硅;
(3)刻蚀多层结构到硅衬底,形成制作栅侧墙、源极和漏极的区域;
(4)制作栅侧墙、栅极、源极和漏极,形成浮栅存储器。
所述遂穿介质层为热氧化生成的二氧化硅,厚度为3~4nm。
所述步骤(1)中生长硅纳米晶的步骤具体包括:
a.用稀释氢氟酸处理所述遂穿介质层表面;
b.采用低压化学气相沉积方法在所述隧穿介质层上表面淀积一层硅纳米晶。
所述低压化学气相沉积方法淀积硅纳米晶所用的气体为硅烷,温度为550-620℃,气压为35mTorr。
所述步骤(2)中氮化处理是用N2、N2O、NO和NO2中的一种或几种气体在900-1100℃对所述硅纳米晶进行氮化处理,在所述硅纳米晶表面生成Si3N4
所述步骤(2)中控制栅介质层是采用低压化学气相沉积方法在所述硅纳米晶上淀积生成的二氧化硅,厚度为7~12nm。
所述步骤(2)中多晶硅是采用低压化学气相沉积方法在所述控制栅介质层上淀积而成的。
所述步骤(2)中多晶硅厚度为200~400nm。
所述步骤(3)中刻蚀的工艺为等离子体刻蚀工艺。
所述步骤(4)中制作栅侧墙是利用等离子体化学气相淀积工艺淀积一层400~600nm的二氧化硅,并各向异性刻蚀出栅侧墙。
与现有技术相比,本发明具有以下有益效果:
1、利用本发明,可得到具有增大硅纳米晶存储介质表面态的浮栅结构,可以增大存储窗口。
2、利用本发明,可得到一种分立存储介质的硅纳米晶,提高浮栅电荷存储的保持特性。
3、利用本发明,可得到LPCVD制作的硅纳米晶,这种方法与传统CMOS工艺完全兼容,可以提高器件制造的成品率,适用于大规模生产。
附图说明
图1~图8是本发明实施例的工艺流程图。
附图标记:
1-栅极;2-多晶硅;3-控制栅介质层;4-硅纳米晶;5-栅侧墙;
6-遂穿介质层;7-硅衬底;8-Si3N4;9-源极;10-漏极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明是采用氮化硅和硅纳米晶复合介质作为非挥发性存储器当中的浮栅层,可以使得浮栅层存储电荷的能力增大,从而可以提高存储窗口。
一种基于氮化处理的纳米晶浮栅存储器的制备方法,其步骤如下:
(1)在硅衬底7上生长遂穿介质层6,所述遂穿介质层6为热氧化生成的二氧化硅,厚度为3~4nm,如图1所示;
(2)先用稀释氢氟酸处理遂穿介质层6表面,再采用低压化学气相沉积(LPCVD)方法在隧穿介质层6上表面淀积一层高密度的硅纳米晶4,如图2所示;低压化学气相沉积(LPCVD)方法淀积硅纳米晶所用的气体为硅烷,温度为550-620℃,气压为35mTorr;
(3)用N2、N2O、NO和NO2中的一种或几种气体在900-1100℃对硅纳米晶4进行快速氮化处理,使硅纳米晶4表面生成一层Si3N48,如图3所示;
(4)在硅纳米晶4表面淀积控制栅介质层3,控制栅介质层3是采用低压化学气相沉积(LPCVD)方法在硅纳米晶4上淀积生成的一层致密的二氧化硅,厚度为7~12nm,如图4所示;
(5)采用低压化学气相沉积(LPCVD)方法在控制栅介质层3上淀积多晶硅2,多晶硅2厚度为200~400nm,如图5所示;
(6)用等离子体一步刻蚀多层结构,刻蚀到硅衬底1形成制作栅侧墙5、源极9和漏极10的区域,如图6所示;
(7)利用高密度等离子体化学气相淀积工艺淀积一层400~600nm的二氧化硅,再各向异性刻蚀出栅侧墙5,如图7所示;
(8)制作栅极1、源极9和漏极10,形成浮栅存储器,如图8所示。
本发明采用对硅纳米晶进行氮化处理的方法,既可以增加分立的硅纳米晶的表面态,增大存储窗口,也可以保留浮栅存储器分立存储的特性,增强保持特性。且本发明与传统CMOS工艺完全兼容,可以提高器件制造的成品率,适用于大规模生产。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

一种基于氮化处理的纳米晶浮栅存储器的制备方法.pdf_第1页
第1页 / 共15页
一种基于氮化处理的纳米晶浮栅存储器的制备方法.pdf_第2页
第2页 / 共15页
一种基于氮化处理的纳米晶浮栅存储器的制备方法.pdf_第3页
第3页 / 共15页
点击查看更多>>
资源描述

《一种基于氮化处理的纳米晶浮栅存储器的制备方法.pdf》由会员分享,可在线阅读,更多相关《一种基于氮化处理的纳米晶浮栅存储器的制备方法.pdf(15页珍藏版)》请在专利查询网上搜索。

本发明涉及半导体器件制造技术领域,具体涉及一种基于氮化处理的纳米晶浮栅存储器的制备方法,所述方法包括在硅衬底上生长遂穿介质层,并在遂穿介质层上表面生长硅纳米晶;对硅纳米晶进行氮化处理,在氮化处理后的硅纳米晶表面淀积控制栅介质层,控制栅介质层上淀积多晶硅;刻蚀多层结构到硅衬底,形成制作栅侧墙和源电极、漏电极的区域;制作栅侧墙、栅极、源极和漏极,形成浮栅存储器。本发明可用于非挥发性存储器的存储单元,具。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1