功率半导体器件及其制造方法.pdf

本发明公开了一种功率半导体器件及其制造方法，该功率半导体器件包括一N型衬底；一形成在该N型衬底上方的N型外延区域，一形成在该N型衬底下方的第二金属层；一形成于该N型外延区域上方的P阱区域；一形成于该P阱区域上的源区；多个穿过该P阱区域、该源区和该N型外延区域接触的栅极；依次位于源区上的一第一绝缘层、一第一金属层和一第二绝缘层；多个穿过该第一绝缘层的接触孔，该第一金属层通过该些接触孔和该P阱区域、源区接触。该功率半导体器件及其制造方法使高密度的实现成为可能，从而能降低导通电阻这一重要的功率器件的参数，减小了沟槽栅极和源区接触之间的距离形成的光刻套准公差。

1、  一种功率半导体器件，其特征在于，其包括：
一N型衬底；
一形成在该N型衬底上方的N型外延区域，一形成在该N型衬底下方的第二金属层；
一形成于该N型外延区域上方的P阱区域；
一形成于该P阱区域上的源区；
多个穿过该P阱区域、该源区和该N型外延区域接触的栅极；
依次位于源区上的一第一绝缘层、一第一金属层和一第二绝缘层；
多个穿过该第一绝缘层的接触孔，该第一金属层通过该些接触孔和该P阱区域、源区接触。

2、  如权利要求1所述的功率半导体器件，其特征在于，所述N型衬底的电阻率为0.001-0.005ohm.cm，浓度为1E19-5E19/cm³。

3、  如权利要求1所述的功率半导体器件，其特征在于，所述N型外延区域的厚度为4-8μm，电阻率为1-5ohm.cm，浓度为1E14-1E16/cm³。

4、  如权利要求1所述的功率半导体器件，其特征在于，所述P阱区域的深度小于该栅极的深度。

5、  如权利要求1所述的功率半导体器件，其特征在于，所述第一绝缘层包括氧化物和硼磷硅玻璃。

6、  如权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件为功率金属氧化物半导体场效应晶体管。

7、  一种功率半导体器件的制造方法，其特征在于，其包括以下步骤：
步骤1：提供一N型衬底，在该N型衬底上方形成一N型外延区域；
步骤2：在该N型外延区域上形成多个栅极；
步骤3：在该N型外延区域上方形成一P阱区域；
步骤4：在该P阱区域上方形成一源区；
步骤5：在该源区上方生长一第一绝缘层，并形成穿过该第一绝缘层的多个接触孔；
步骤6：在该第一绝缘上方淀积一第一金属层；
步骤7：在该第一金属层上方淀积一第二绝缘层；
步骤8：在该N型衬底下方淀积一第二金属层。

8、  如权利要求7所述的功率半导体器件的制造方法，其特征在于，所述形成N型外延区域的步骤1是通过化学气相方法生长完成的。

9、  如权利要求7所述的功率半导体器件的制造方法，其特征在于，所述形成多个栅极的步骤2具体包括以下过程：先使用沟槽光刻版，在沟槽区域刻蚀多个沟槽结构，然后将沟槽壁进行牺牲氧化处理，以除去被等离子损伤的沟槽硅层，再将沟槽壁做栅绝缘氧化，接着淀积多晶硅来填充沟槽内部及其上表面，刻蚀掉多余的多晶硅，最后形成栅极。

10、  如权利要求7所述的功率半导体器件的制造方法，其特征在于，所述形成P阱区域的步骤3是通过使用P阱光刻版在P型注入区域离子注入1E13-1E14/cm²剂量的硼，再进行热处理推进P阱杂质进入N型外延区域完成的。

11、  如权利要求7所述的功率半导体器件的制造方法，其特征在于，所述形成源区的步骤4具体包括以下过程：在P阱区域表面热氧处理后形成500A的氧化层后，然后离子注入N型杂质，注入条件为磷剂量为5E14-1E16/cm²，能量为120KeV，再进行热处理推进磷杂质形成源区。

12、  如权利要求7所述的功率半导体器件的制造方法，其特征在于，所述生长第一绝缘层和形成多个接触孔的步骤5具体包括以下过程：在源区上方生长第一绝缘层，该第一绝缘层包括氧化物和硼磷硅玻璃，然后使用接触孔光刻版进行接触刻蚀，刻蚀出的接触孔穿过第一绝缘层以及源区一直深入到P阱区域，然后进行接触孔注入，注入条件为离子注入8E14/cm²、40KeV的硼。

13、  如权利要求7所述的功率半导体器件的制造方法，其特征在于，所述淀积第二金属层的步骤8具体包括以下过程：N型衬底下方通过机械减薄到200μm后，在230℃温度下再淀积第二金属层。

功率半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，特别是涉及一种功率半导体器件及其制造方法。
背景技术
最近二十年来，功率器件及其封装技术的快速发展，使得电力电子技术领域发生了巨大的变化，众多的电力电子电路可由功率(POWER)MOSFET来实现。MOSFET即是金属氧化物半导体-场效应晶体管，用以控制器件电流的栅极与半导体之间被一层薄的栅氧化层隔离开，通过控制栅极电压来调制半导体沟道内的电流大小。在静态条件下，栅极本身不会吸收任何电流。当栅极电压变化时，则对栅极电容充放电，因而极大地简化了功率器件的驱动电路的设计。功率MOSFET还具有输入阻抗高、功率增益高、热稳定性好、制造工艺稳定等优点，从而得到了日益广泛的应用。
不同的应用场合对功率MOSFET有着不同的要求，但是如何提高功率MOSFET的单元密度永远是设计者追求的共同目标，而成为业界研究的重点。传统的MOS晶体管结构的功率器件由于是表面器件，已经发展到了极限，已不能进一步有效的增加单元密度，而沟槽-栅极(trench-gate)的晶体管结构作为体内器件，却不受此限制，从而成为降低导通电阻(Rdson)的主要努力方向。
垂直沟槽的功率MOSFET的单元形状一般有长条形、闭合的四边形、六边形等等。简单的说，沟槽结构的功率MOSFET就是在N型外延层的体区中，刻蚀了多个沟槽；在沟槽中首先通过热氧化形成的二氧化硅绝缘层，然后淀积多晶硅构成器件栅极；在外延层中，各沟槽之间，注入P型杂质形成P阱区域；接着在P阱区域内有选择的注入N型杂质形成源区；再在整个区域表面分别淀积一层氧化物和一层BPSG(Boro-Phospho-Silicate Glass，硼磷硅玻璃)之后，刻蚀出N型源区-P阱接触的沟槽窗口；然后淀积金属层，按照所需图形形状刻蚀出金属层；随之生长表面钝化层，刻蚀出钝化层窗口用于源、栅极接触，为封装用；贴膜保护正面图形后，再在硅片的背面进行背面工艺：研磨减薄，淀积金属层形成了功率MOSFET的漏区接触。
沟槽MOSFET的导通电阻是器件在导通状态时源极和漏极之间的所有电阻的总和。导通电阻是一个很重要的器件参数因为它决定了器件的最大电流能力。导通电阻其组成包括了金属电阻、源区电阻、沟道电阻、漂移区电阻、衬底电阻和接触电阻等，为了降低导通电阻，所有的电阻组份都要尽可能的减小，而最关键的因素是要降低沟道电阻及外延层中的漂移区电阻。常见的方法是缩小MOSFET单元尺寸即增加单位面积上的单元数量。在进行缩小单元尺寸的沟槽MOSFET的设计中，最重要的因素是沟槽栅极和源接触孔之间距离。由于在工艺中存在着光刻版的套准误差和加工过程中产生的制造误差，需要留有一定的距离来防止栅极和源极之间电性能短路。如何在保证沟槽栅极和源区接触之间不发生短路的前提下尽可能的缩小单元尺寸，从而提高单位面积的单元数量，是需要解决的一个问题。
图1A至图1C为现有技术中制造功率MOSFET各个工艺的步骤示意图。图1A显示的是光刻后光刻胶的图案，图1B显示的是源区注入及高温扩散后的横截面，图1C显示的是在硅片表面淀积一层氧化物和BPSG之后，再另用源区-P阱区接触孔光刻版刻蚀后的接触孔的横截面图。如图1A至图1C所示，在原来的工艺方法中，形成源区和源区接触的步骤是：
先在N型衬底11上形成一外延层12，在该外延层12上刻蚀多个沟槽形成沟槽-栅极14，在外延层中且在各沟槽之间，注入P型杂质形成P阱区域15；在沟槽-栅极14和P阱区域15形成之后，使用源区光刻版13，来进行具有N型杂质的源区16注入；再在整个区域表面分别淀积一层氧化物和一层BPSG(Boro-Phospho-Silicate Glass，硼磷硅玻璃)18之后，刻蚀出N型源区16-P阱区域15接触的沟槽窗口17。
但是，上面图示形成源区和源区接触的方法，在单元尺寸缩小到一定程度之后，会出现如下的问题：
1、图1A中的蓝色光刻胶的宽度会越来越细，工艺生产中造成的尺寸相对误差会越来越大；而且当光刻胶的线条宽度细到一定的程度的时候，工艺上会出现光刻胶崩塌的现象，造成产品良率(yield)的下降。
2、上述的步骤中，使用了两块光刻版。一块是源区光刻版，另一块是源区-P阱区接触孔光刻版。由于光刻套准的误差，使得沟槽栅极和源区接触之间的距离失调公差需要留得更大一些，制约了进一步地缩小单元尺寸。
发明内容
本发明要解决的技术问题是为了克服现有技术中的缺陷，提供一种功率半导体器件及其制造方法，该功率半导体器件及其制造方法使高密度的实现成为可能，从而能降低导通电阻这一重要的功率器件的参数，减小了沟槽栅极和源区接触之间的距离形成的光刻套准公差，同时避免光刻胶的宽度细到一定的程度而出现光刻胶崩塌的现象。
本发明是通过下述技术方案来解决上述技术问题的：一种功率半导体器件包括一N型衬底；一形成在该N型衬底上方的N型外延区域，一形成在该N型衬底下方的第二金属层；一形成于该N型外延区域上方的P阱区域；一形成于该P阱区域上的源区；多个穿过该P阱区域、该源区和该N型外延区域接触的栅极；依次位于源区上的一第一绝缘层、一第一金属层和一第二绝缘层；多个穿过该第一绝缘层的接触孔，该第一金属层通过该些接触孔和该P阱区域、源区接触。
本发明的另一技术方案是提供一种功率半导体器件的制造方法，其包括以下步骤：步骤1：提供一N型衬底，在该N型衬底上方形成一N型外延区域；步骤2：在该N型外延区域上形成多个栅极；步骤3：在该N型外延区域上方形成一P阱区域；步骤4：在该P阱区域上方形成一源区；步骤5：在该源区上方生长一第一绝缘层，并形成穿过该第一绝缘层的多个接触孔；步骤6：在该第一绝缘上方淀积一第一金属层；步骤7：在该第一金属层上方淀积一第二绝缘层；步骤8：在该N型衬底下方淀积一第二金属层。
其中，所述N型衬底的电阻率为0.001-0.005ohm.cm，浓度为1E19-5E19/cm³。
其中，所述N型外延区域的厚度为4-8μm，电阻率为1-5ohm.cm，浓度为1E14-1E16/cm³。
其中，所述P阱区域的深度小于该栅极的深度。
其中，所述第一绝缘层包括氧化物和硼磷硅玻璃。
其中，所述功率半导体器件为功率金属氧化物半导体场效应晶体管。
其中，所述形成N型外延区域的步骤1是通过化学气相方法生长完成的。
其中，所述形成多个栅极的步骤2具体包括以下过程：先使用沟槽光刻版，在沟槽区域刻蚀多个沟槽结构，然后将沟槽壁进行牺牲氧化处理，以除去被等离子损伤的沟槽硅层，再将沟槽壁做栅绝缘氧化，接着淀积多晶硅来填充沟槽内部及其上表面，刻蚀掉多余的多晶硅，最后形成栅极。
其中，所述形成P阱区域的步骤3是通过使用P阱光刻版在P型注入区域离子注入1E13-1E14/cm²剂量的硼，再进行热处理推进P阱杂质进入N型外延区域完成的。
其中，所述形成源区的步骤4具体包括以下过程：在P阱区域表面热氧处理后形成500A的氧化层后，然后离子注入N型杂质，注入条件为磷剂量约为5E14-1E16/cm²，能量约为120KeV，再进行热处理推进磷杂质形成源区。
其中，所述生长第一绝缘层和形成多个接触孔的步骤5具体包括以下过程：在源区上方生长第一绝缘层，该第一绝缘层包括氧化物和硼磷硅玻璃，然后使用接触孔光刻版进行接触刻蚀，刻蚀出的接触孔穿过第一绝缘层以及源区一直深入到P阱区域，然后进行接触孔28注入，注入条件为离子注入8E14/cm²、40KeV的硼。
其中，所述淀积第二金属层的步骤8具体包括以下过程：N型衬底下方通过机械减薄到200μm后，在230℃温度下再淀积第二金属层。
本发明的积极进步效果在于：
1.通过减少制作过程的光刻版数目，从而减少了制作过程的复杂度，降低了生产成本。
2.本发明适用于各种单元形状，举例的说，可以是长条形、四边形、六边形，等等。
3.本发明能将单元密度提高到每平方英寸4亿个以上。
附图说明
图1A至图1C为现有技术中制造功率MOSFET各个工艺的步骤示意图。
图2A至图2H为本发明制造功率MOSFET各个工艺的步骤。
具体实施方式
下面根据图2A至图2H，给出本发明一个实施例，并予以详细描述，以使本领域的技术人员更易于理解本发明的结构特征和功能特色，而不是用来限定本发明的范围。
如图2A至图2H所示，本发明制造功率MOSFET包括以下工艺步骤：
步骤1：如图2A所示，首先，在电阻率为0.001-0.005ohm.cm，浓度达到1E19-5E19/cm³的N型衬底21上，通过化学气相方法生长出来厚度为4-8μm，电阻率为1-5ohm.cm的N型外延区域22，该N型外延区域22的浓度大约为1E14-1E16/cm³。
步骤2：如图2B所示，使用沟槽光刻版，在沟槽区域刻蚀多个沟槽结构，深度大约为1-3μm，然后将沟槽壁进行牺牲氧化处理，以除去被等离子损伤的沟槽硅层，再将沟槽壁做栅绝缘氧化，接着淀积多晶硅来填充沟槽内部及其上表面，刻蚀掉多余的多晶硅，形成了沟槽MOSFET的栅极24。
步骤3：如图2C所示，使用P阱(P-WELL)光刻版，在P型注入区域离子注入1E13-1E14/cm²剂量的硼，再进行热处理推进P阱杂质进入N型外延区域22形成P阱区域25，P阱区域25的深度大约为1-2μm，小于栅极24的深度。
步骤4：如图2D所示，P阱区域25表面热氧处理后形成500A的氧化层后，对硅片表面离子注入N型杂质，注入条件为：磷剂量约为5E14-1E16/cm²，能量约为120KeV，再进行热处理推进磷杂质形成源区26。
步骤5：如图2E所示，在源区26上方生长一第一绝缘层27，该第一绝缘层27包括氧化物和硼磷硅玻璃(BPSG)，然后使用接触孔光刻版进行接触刻蚀，刻蚀出的接触孔28穿过第一绝缘层27以及源区26，一直深入到P阱区域25。然后进行接触孔28注入，注入条件为：离子注入8E14/cm²、40KeV的硼，目的是使P阱区域25能和后来形成的金属层29形成良好的欧姆接触。
步骤6：如图2F所示，在第一绝缘层27淀积一第一金属层29，第一金属层29通过接触孔28和P阱区域25、源区26接触，形成源极接触。
步骤7：如图2G所示，在第一金属层29上方淀积一第二绝缘层30，使用焊盘光刻版对绝缘层进行刻蚀，开出焊盘窗口，用于封装接触。
步骤8：如图2H所示，N型衬底21下方通过机械减薄到200μm后，在230℃温度下再淀积一第二金属层31，形成沟槽MOSFET的漏极接触。
从上可知，本发明的功率MOSFET包括一N型衬底21，分别位于该N型衬底21上下方的N型外延区域22和第二金属层31，形成于N型外延区域22上方的P阱区域25，位于该P阱区域25上的源区26，多个沟槽-栅极24穿过P阱区域25、源区26和N型外延区域22接触，依次位于源区26上的第一绝缘层27、第一金属层29和第二绝缘层30，其中多个接触孔28穿过第一绝缘层27，第一金属层29通过接触孔28和P阱区域25、源区26接触。而且，为了尽量减小沟槽栅极和源区接触之间的距离形成的光刻套准公差，同时避免光刻胶的宽度细到一定的程度而出现光刻胶崩塌的现象，本发明中关于高密度的沟槽-栅极功率MOSFET的制作方法的主要特点在于：省略了源区光刻用的光刻版，当工艺制作步骤形成P阱区域后，直接对整个硅片表面离子注入N型杂质，从而在整个P阱区域的表面部分形成了一个连续的薄层源区；再在表面淀积了第一绝缘层之后，直接用接触孔光刻版进行接触刻蚀，形成了穿过绝缘材料以及薄层源区一直深入到P阱区域的接触孔，接着淀积第一金属层，第一金属层通过这一接触孔形成了和源区、P阱区域的纵向接触。
综上所述，本发明的积极进步效果在于：
1.通过减少制作过程的光刻版数目，从而减少了制作过程的复杂度，降低了生产成本。
2.本发明适用于各种单元形状，举例的说，可以是长条形、四边形、六边形，等等。
3.本发明能将单元密度提高到每平方英寸4亿个以上。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改。因此，本发明的保护范围由所附权利要求书限定。