开关电路及半导体装置.pdf

本发明公开了一种开关电路及半导体装置。在由设有3个栅极的多栅极FET即第一FET(101)、第二FET(102)构成的2输入1输出型高频开关电路中，第一FET(101)的第一栅极(51A)到第三栅极(51C)和第二FET(102)的栅极间区域(402A)、栅极间区域(402B)分别与第一控制布线(701)连接；第二FET(102)的第一栅极(52A)到第三栅极(52C)和第一FET(101)的栅极间区域(401A)、栅极间区域(401B)分别与第二控制布线(702)连接。因此，在使用多栅极FET的情况下，也能实现防止高频信号的绝缘性恶化、谐波失真特性恶化，接通状态中的插入损耗小的开关电路。

1.  一种高频开关电路，包括：
输出入高频信号的多个输出入端，
和接通、切断所述输出入端间的电连接的开关部，
所述开关部，由在互相留着间隔设在半导体层上的源极和漏极之间设有多个栅极的多栅极场效应晶体管构成，其特征在于：
所述多栅极场效应晶体管，施加偏压的偏压用栅极设在所述各栅极间。

2.  根据权利要求1所述的高频开关电路，其特征在于：
高于等于使所述多栅极场效应晶体管成为导通状态的高电平电压的80％且低于等于所述高电平电压的电压，施加在所述偏压用栅极上。

3.  根据权利要求1所述的高频开关电路，其特征在于：
高于等于使所述多栅极场效应晶体管成为导通状态的高电平电压的80％且低于等于90％的电压，施加在所述偏压用栅极上。

4.  根据权利要求2或3所述的高频开关电路，其特征在于：
所述高电平电压为电源电压。

5.  根据权利要求1所述的高频开关电路，其特征在于：
所述高频开关电路是2输入1输出型高频开关电路，
所述多个输出入端为第一输出入端、第二输出入端及第三输出入端，
在所述第一输出入端与所述第二输出入端之间连接了第一多栅极场效应晶体管、在所述第一输出入端与所述第三输出入端之间连接了第二多栅极场效应晶体管，
还具有使所述第一多栅极场效应晶体管和所述第二多栅极场效应晶体管的所述各偏压用栅极互相连接的偏压用布线。

6.  根据权利要求5所述的高频开关电路，其特征在于：
还具有2个分流电路，该2个分流电路分别使所述第二输出入端和所述第三输出入端高频地接地，
所述各分流电路，分别连接在所述第二输出入端和接地之间及所述第三输出入端和接地之间，由具有偏压用栅极的多栅极场效应晶体管构成，
构成所述分流电路的多栅极场效应晶体管的所述偏压用栅极与所述偏压用布线连接。

7.  根据权利要求5或6所述的高频开关电路，其特征在于：
与使所述多栅极场效应晶体管成为导通状态的高电平电压相等的电压施加在所述偏压用布线上。

8.  根据权利要求5或6所述的高频开关电路，其特征在于：
所述偏压用布线与使所述第一多栅极场效应晶体管和所述第二多栅极场效应晶体管互相连接的所述输出入端连接。

9.  根据权利要求5或6所述的高频开关电路，其特征在于：
所述偏压用布线还具有电平移位电路，该电平移位电路产生高于等于使所述多栅极场效应晶体管成为导通状态的高电平电压的80％且低于等于90％的电压。

10.  根据权利要求9所述的高频开关电路，其特征在于：
所述高电平电压为电源电压。

11.  根据权利要求9所述的高频开关电路，其特征在于：
所述电平移位电路，
由其阳极与一对控制所述第一多栅极场效应晶体管和所述第二多栅极场效应晶体管的各栅极的控制布线中的各个布线连接，其阴极与所述偏压用布线连接的2个电平移位用二极管，
和其一端与所述一对控制布线中的各个布线连接，其另一端与所述偏压用布线连接的2个偏压调整用电阻构成。

12.  一种半导体装置，其特征在于：
将权利要求1所述的高频开关电路集成在半导体衬底上。

13.  权利要求12所述的半导体装置，其特征在于：
还设有放大高频功率的高频放大电路。

开关电路及半导体装置
本申请是申请日为2005年5月30日、申请号为200510074705.9、发明名称为“开关电路及半导体装置”的发明专利申请的分案申请。
技术领域
本发明涉及一种在移动通信机等中进行信号切换开关电路及半导体装置。
背景技术
近年来，在以手机为代表的移动通信系统中，对利用了场效应晶体管(FET)的高性能高频开关的期望越来越大。但是，利用了FET的高频开关具有输入大功率时高频特性恶化的短处，为了改善该短处，利用使多个FET串联的方法。还提案过这样的技术，为了缩小半导体芯片尺寸进行低成本化，利用漏电极和源电极之间具有多个栅电极的多栅极FET，来代替使多个FET串联。
下面，参照附图，说明现有的利用了多栅极FET的高频开关电路的高频特性的改善方法(参照专利文献1)。
图17显示由现有例的双栅极FET构成的开关电路在半导体衬底上的平面布置，图18(a)和图18(b)分别显示沿图17中的XVIIIa-XVIIIa线和XVIIIb-XVIIIb线的剖面结构。
如图17所示，在形成在半导体衬底2上的活性层3上留着间隔形成有2个欧姆电极，即欧姆电极4A和欧姆电极4B。在欧姆电极4A和欧姆电极4B之间形成有是肖脱基电极的2个栅极，即栅极5A和栅极5B，栅极5A和栅极5B分别与栅极垫6连接。活性层3中的栅极5A和栅极5B之间的区域，即栅极间区域3A，通过连接用图案7与欧姆电极4A连接。
接着，说明现有例的开关电路的工作情况。例如，设FET成为导通状态的高电平电压为与电源电压相等的3V，设成为截止状态的低电平电压为与接地电压相等的0V。若在欧姆电极4A和欧姆电极4B上施加3V的电压，通过栅极垫6在栅极5A和栅极5B上施加0V的电压，如图18(a)所示，因为耗尽层8a在活性层3中的栅极5A和栅极5B下侧区域变宽，所以沟道便关闭，FET成为截止状态。
在图17所示的开关电路中，通过连接用图案7，栅极5A和栅极5B之间的栅极间区域3A的直流电位与欧姆电极4A的直流电位大致相等。因此，栅极5A和栅极5B成为被施加了反向偏压的状态。正因为如此，与无连接用图案7的情况相比，耗尽层8a容易变宽，从耗尽层电容C11a到耗尽层电容C14a都相等。结果是，欧姆电极4A和欧姆电极4B之间的高频信号的绝缘性提高。
【专利文献1】日本公开专利公报特开2000-183362号公报。
然而，FET工作时实际加在欧姆电极上的电压与电源电压不一样，而是电源电压的约90％的电压，因为受到压下的影响。栅极间区域3A的电阻值与欧姆电极4A相比高几十倍左右，从而在离连接用图案7远的XVIIIb-XVIIIb线上的位置上，在处于截止状态的FET的栅极上未充分地施加反向偏压，如图18(b)所示，耗尽层8b不完整。于是，耗尽层电容C11b和耗尽层电容C14b与耗尽层电容C12b和耗尽层电容C13b相比更小，结果是，发生高频信号的绝缘性不充分的问题。
也有这样的问题，在栅极下侧区域中的耗尽层扩展得不充分的情况下，输入较低的信号，高频开关电路也不能保持截止状态了，由此发生的波形失真使谐波失真恶化。
也有这样的问题，在在欧姆电极上直接施加偏压，使欧姆电极的电位固定为电源电压的情况下，在在栅极上施加接地电压的截止状态中，栅极的反向偏压充分，但是在在栅极上施加电源电压的情况下，因为栅极和与源极之间的电位差为0V，所以不能得到充分的正向电压。因此导通状态中的插入损耗很大。
发明内容
本发明正是为解决这些问题而研究开发出来的。其目的在于：在利用多栅极FET的情况下，也能够防止高频信号的绝缘性恶化、谐波失真特性恶化，实现导通状态中的插入损耗小的开关电路。
为了达成所述目的，本发明的具有多栅极场效应晶体管的高频开关电路的结构如下：在多栅极场效应晶体管的半导体层中的栅极间的区域施加与在栅极上施加的电压不同高低的偏压。
具体说，第一高频开关电路以具有输出入高频信号的多个输出入端和接通、切断输出入端间的电连接的开关部的高频开关电路为对象，开关部由在互相留着间隔设在半导体层上的源极和漏极之间设有多个栅极的多栅极场效应晶体管构成，偏压施加在半导体层中的各栅极间的区域即栅极间区域，在多栅极场效应晶体管处于导通状态的情况下，偏压低于等于使多栅极场效应晶体管成为导通状态的高电平电压的90％，在处于截止状态的情况下，高于等于高电平电压的80％且低于等于高电平电压。
根据第一高频开关电路，在多栅极场效应晶体管处于截止状态的情况下，因为高于等于使多栅极场效应晶体管成为导通状态的高电平电压的80％且低于等于电源电压的偏压施加在构成高频开关电路的多栅极场效应晶体管的栅极间区域，所以各栅极上的反向偏压足够高。因此，耗尽层充分地扩展在半导体层中的各栅极下侧区域，从而能使栅极和漏极之间及栅极和源极之间的寄生电容变得十分小且均匀。结果是，能够实现具有出色的绝缘性和谐波失真特性的高频开关电路。在处于导通状态的情况下，因为在晶体管的栅极间区域施加的电压低于等于高电平电压的90％，所以能充分地确保栅极和栅极间区域的电位差。因此能在栅极上施加正向偏压，使正向电阻变小。
最好是这样的，第一高频开关电路多个输出入端为第一输出入端、第二输出入端及第三输出入端，是在所述第一输出入端与所述第二输出入端之间连接了第一多栅极场效应晶体管、在所述第一输出入端与所述第三输出入端之间连接了第二多栅极场效应晶体管的2输入1输出型高频开关电路，还具有与所述第一多栅极场效应晶体管的各栅极、所述第二多栅极场效应晶体管的栅极间区域连接的控制布线。
使其为这样的构成，就能在栅极间区域确实地施加偏压。
也可以在控制布线和栅极间区域之间，还具有阴极与栅极间区域连接的二极管。
使其为这样的构成，就能使流到各栅极中的正向电流减少，从而能够实现功耗小的高性能高频开关电路。
也可以是这样的，多个输出入端为第一输出入端、第二输出入端及第三输出入端，是在所述第一输出入端与所述第二输出入端之间连接了第一多栅极场效应晶体管、在所述第一输出入端与所述第三输出入端之间连接了第二多栅极场效应晶体管的2输入1输出型高频开关电路，所述第一多栅极场效应晶体管和所述第二多栅极场效应晶体管的栅极间区域互相连接。这样，就能用简单的结构实现高性能高频开关电路。
本发明所涉及的第二高频开关电路以具有输出入高频信号的多个输出入端和接通、切断输出入端间的电连接的开关部的高频开关电路为对象，开关部由在互相留着间隔设在半导体层上的源极和漏极之间设有多个栅极的多栅极场效应晶体管构成，多栅极场效应晶体管，施加偏压的偏压用栅极设在各栅极间。
根据本发明的第二高频开关电路，在构成高频开关电路的多栅极场效应晶体管的各栅极间设有对半导体层施加偏压的偏压用栅极，能在偏压用栅极上施加偏压，在各栅极上施加十分高的反向偏压。因此，能使耗尽层充分地扩展在半导体层中的栅极下侧区域，从而能使栅极和漏极之间及栅极和源极之间的寄生电容变得十分小且均匀。结果是，能够实现具有出色的绝缘性和谐波失真特性的高频开关电路。
最好是这样的，在第二高频开关电路中，高于等于使多栅极场效应晶体管成为导通状态的高电平电压的80％且低于等于高电平电压的电压施加在偏压用栅极上。这样就能在高频开关电路处于截止状态的情况下，在各栅极上确实地施加反向偏压，从而能够提高绝缘性。
最好是这样的，在第二高频开关电路中，高于等于使多栅极场效应晶体管成为导通状态的高电平电压的80％且低于等于90％的电压，施加在偏压用栅极上。使其为这样的构成，在高频开关电路处于切断状态的情况下，就能提高绝缘性，在处于接通状态的情况下，就能与施加高电平电压的情况相比减少正向电阻。
最好是这样的，在本发明的第二高频开关电路中，多个输出入端为第一输出入端、第二输出入端及第三输出入端，是在所述第一输出入端与所述第二输出入端之间连接了第一多栅极场效应晶体管、在所述第一输出入端与所述第三输出入端之间连接了第二多栅极场效应晶体管的2输入1输出型高频开关电路，还具有使第一多栅极场效应晶体管和第二多栅极场效应晶体管的各偏压用栅极互相连接的偏压用布线。这样就能在偏压用栅极上确实地施加偏压。
最好是这样的，还具有2个分流电路，该2个分流电路分别使所述第二输出入端和所述第三输出入端高频地接地，各分流电路分别连接在第二输出入端和接地之间及第三输出入端和接地之间，由具有偏压用栅极的多栅极场效应晶体管构成，构成分流电路的多栅极场效应晶体管的偏压用栅极与偏压用布线连接。使其为这样的构成，就能使输出入端高频地接地，从而能使高频开关电路的绝缘性进一步提高。
最好是这样的，与使多栅极场效应晶体管成为导通状态的高电平电压相等的电压施加在偏压用布线上。这样，就能在处于截止状态的多栅极场效应晶体管的各栅极上确实地施加反向偏压。
也可以是这样的，偏压用布线与使第一多栅极场效应晶体管和第二多栅极场效应晶体管互相连接的输出入端连接。这样，就能不设置别的电源电路而在偏压用栅极上确实地施加偏压。
最好是这样的，偏压用布线还具有电平移位电路，该电平移位电路产生高于等于使多栅极场效应晶体管成为导通状态的高电平电压的80％且低于等于90％的电压。这样，在导通状态中，就能在多栅极场效应晶体管的各栅极上施加正向偏压，在截止状态中，就能在各栅极上施加反向偏压。
最好是这样的，在这种情况下，电平移位电路由其阳极与一对控制第一多栅极场效应晶体管和第二多栅极场效应晶体管的各栅极的控制布线中的各个布线连接、其阴极与偏压用布线连接的两个电平移位用二极管和其一端与一对控制布线的各个布线连接、其另一端与偏压用布线连接的2个偏压调整用电阻构成。
最好是这样的，在本发明的第一高频开关电路和第二高频开关电路中，高电平电压为电源电压。
本发明所涉及的半导体装置，使本发明的高频开关电路集成在半导体衬底上。
根据本发明的半导体装置，因为具有出色的绝缘性和谐波失真特性的高频开关电路集成在半导体衬底上，所以能够实现高性能且尺寸小的高频用半导体装置。
最好是本发明的半导体装置还设有放大高频功率的高频放大电路。使其为这样的构成，因为能够减少连接部中的损耗，所以能够实现低功耗且尺寸小的高频用半导体装置。
-发明的效果-
根据本发明所涉及的开关电路及半导体装置，能够实现在使用多栅极FET的情况下也不发生高频信号的绝缘性恶化和谐波失真恶化，并且接通状态中的插入损耗小的高频开关电路。
附图说明
图1是显示本发明的第一实施形态所涉及的高频开关电路的电路图。
图2是显示集成化本发明的第一实施形态所涉及的高频开关电路的半导体衬底的俯视图。
图3(a)和图3(b)显示集成化本发明的第一实施形态所涉及的高频开关电路的半导体衬底，图3(a)是沿图2中的IIIa-IIIa线的剖面图；图3(b)是沿图2中的IIIb-IIIb线的剖面图。
图4是显示本发明的第一实施形态所涉及的高频开关电路中的输入功率和谐波失真的关系的曲线图。
图5是显示在使在本发明的第一实施形态所涉及的高频开关电路的栅极间区域施加的电压变化的情况下的谐波失真和插入损耗的变化情况的曲线图。
图6是显示本发明的第一实施形态的第一变形例所涉及的高频开关电路的电路图。
图7是显示本发明的第一实施形态的第二变形例所涉及的高频开关电路的电路图。
图8是显示本发明的第二实施形态所涉及的高频开关电路的电路图。
图9是显示集成化本发明的第二实施形态所涉及的高频开关电路的半导体衬底的俯视图。
图10(a)和图10(b)显示沿显示集成化本发明的第二实施形态所涉及的高频开关电路的半导体衬底的图9中的X-X线的剖面，图10(a)是显示一个晶体管的截止状态的剖面图；图10(b)是显示一个晶体管的导通状态的剖面图。
图11是显示本发明的第二实施形态的第一变形例所涉及的高频开关电路的电路图。
图12是显示本发明的第二实施形态的第二变形例所涉及的高频开关电路的电路图。
图13是显示集成化本发明的第二实施形态的第二变形例所涉及的高频开关电路的半导体衬底的俯视图。
图14(a)和图14(b)显示沿显示集成化本发明的第二实施形态的第二变形例所涉及的高频开关电路的半导体衬底的图13中的XIV-XIV线的剖面，图14(a)是显示一个晶体管的截止状态的剖面图；图14(b)是显示一个晶体管的导通状态的剖面图。
图15是显示本发明的第三实施形态所涉及的高频开关电路的电路图。
图16是显示本发明的第四实施形态所涉及的半导体装置的方框图。
图17是显示集成化现有例所涉及的高频开关电路的半导体衬底的俯视图。
图18(a)和图18(b)显示集成化现有例所涉及的高频开关电路的半导体衬底，图18(a)是沿图17中的XVIIIa-XVIIIa线的剖面图；图18(b)是沿图17中的XVIIIb-XVIIIb线的剖面图。
符号说明
12-非掺杂层；13-盖层；13A-第一FET的第一栅极间盖层；13B-第一FET的第二栅极间盖层；13C-第二FET的第一栅极间盖层；13D-第二FET的第二栅极间盖层；18-耗尽层；31-第一FET的源极；32-第二FET的源极；41-第一FET的漏极；42-第二FET的漏极；50A-第一金属布线；50B-第二金属布线；51A-第一FET的第一栅极；51B-第一FET的第二栅极；51C-第一FET的第三栅极；52A-第二FET的第一栅极；52B-第二FET的第二栅极；52C-第二FET的第三栅极；53A-第三FET的第一栅极；53B-第三FET的第二栅极；53C-第三FET的第三栅极；54A-第四FET的第一栅极；54B-第四FET的第二栅极；54C-第四FET的第三栅极；61A-第一FET的第一偏压用栅极；61B-第一FET的第二偏压用栅极；62A-第二FET的第一偏压用栅极；62B-第二FET的第二偏压用栅极；63A-第三FET的第一偏压用栅极；63B-第三FET的第二偏压用栅极；64A-第四FET的第一偏压用栅极；64B-第四FET的第二偏压用栅极；101-第一FET；102-第二FET；103-第三FET；104-第四FET；131-电平移位电路；141-二极管；151-电平移位用二极管；152-电平移位用二极管；161-分流电路；162-分流电路；201-电阻；202-电阻；203-电阻；204-偏压调整用电阻；205-偏压调整用电阻；401A-第一FET的栅极间区域；401B-第一FET的栅极间区域；402A-第二FET的栅极间区域；402B-第二FET的栅极间区域；501-第一输出入端；502-第二输出入端；503-第三输出入端；601-第一控制端；602-第二控制端；603-偏压用终端；701-第一控制布线；702-第二控制布线；703-偏压用布线；801-电容器；1001-高频开关电路；1002-高频放大电路；1003-匹配电路；1004-半导体装置；1014-天线端；1015-输入端；1016-输出端；1017-第一控制端；1018-第二控制端；C1a-耗尽层电容；C1b-耗尽层电容；C2a-耗尽层电容；C2b-耗尽层电容；C3a-耗尽层电容；C3b-耗尽层电容；C4a-耗尽层电容；C4b-耗尽层电容；C5a-耗尽层电容；C5b-耗尽层电容；C6a-耗尽层电容；C6b-耗尽层电容。
具体实施方式
(第一实施形态)
参照附图说明本发明所涉及的第一实施形态。图1显示本发明的第一实施形态的高频开关电路的等效电路。如图1所示，设有3个栅极的多栅极场效应晶体管(FET)即第一FET101连接在第一输出入端501和第二输出入端502之间；与第一FET101一样地设有3个栅极的多栅极FET即第二FET102连接在第一输出入端501和第三输出入端503之间。由此形成了2输入1输出型高频开关电路。
第一FET101的第一栅极51A、第二栅极51B及第三栅极51C，分别通过电阻器201与第一控制布线701连接；第二FET102的第一栅极52A、第二栅极52B及第三栅极52C，分别通过电阻器201与第二控制布线702连接。
第一FET101的栅极间区域401A和栅极间区域401B，分别通过电阻器202与第二控制布线702连接；第二FET102的栅极间区域402A和栅极间区域402B，分别通过电阻器202与第一控制布线701连接。第一控制布线701和第二控制布线702，分别连接着第一控制端601和第二控制端602。
下面，说明集成化本实施形态的高频开关电路的半导体装置。图2显示集成化本实施形态的高频开关电路的半导体衬底的平面结构。
如图2所示，在半导体衬底90上形成有第一输出入端501、第二输出入端502及第三输出入端503。在半导体衬底90中的第一输出入端501和第二输出入端502之间的区域形成有呈平面长方形的第一活性层21；在第一输出入端501和第三输出入端503之间的区域形成有呈平面长方形的第二活性层22。
在第一活性层21中长边方向上的中央部分，等间隔地形成有第一栅极51A到第三栅极51C，在第一活性层21中长边方向上的两侧部分别形成有源极31和漏极41，由此形成了第一FET101。同样，在第二活性层22上形成有第二FET102。
第一FET101的漏极41，通过金属布线50A与第一输出入端501连接，源极31通过金属布线50B与第二输出入端502连接；第二FET102的漏极42通过金属布线50A与第一输出入端501连接，源极32通过金属布线50B与第三输出入端503连接。
第一FET101的第一栅极51A到第三栅极51C，分别通过电阻器201与金属布线即第一控制布线701连接；第二FET102的栅极间区域402A和栅极间区域402B，分别通过电阻器202与第一控制布线701连接。第一控制布线701与第一控制端601连接。
同样，第二FET102的第一栅极52A到第三栅极52C和第一FET101的栅极间区域401A、栅极间区域401B，分别连接着第二控制布线702，第二控制布线702与第二控制端602连接。
图3(a)和图3(b)显示沿图2中的IIIa-IIIa线和IIIb-IIIb线的剖面图。如图3所示，第二FET102有如下结构：在半导体衬底90上依次层叠缓冲层14、活性层22及非掺杂层12，在非掺杂层12上形成有盖层13。在盖层13中，等间隔地形成有使非掺杂层12露出的开口部，在各开口部分别形成有肖脱基电极即第一栅极52A到第三栅极52C。
接着，说明在把向第二输出入端502输入的高频信号从第一输出入端501输出来的情况下的本实施形态中的高频开关电路的工作情况。补充说明一下，在本实施形态中，在使第一FET101和第二FET102成为导通状态的情况下，在各栅极上施加的高电平电压为与电源电压相等的3V；在成为截止状态的情况下，在各栅极上施加的低电平电压为与接地电压相等的0V。
在把向第二输出入端502输入的高频信号从第一输出入端501输出来的情况下，在第一控制端601上施加3V；在第二控制端602上施加0V。由此，因为3V的电压施加在第一FET101的第一栅极51A到第三栅极51C上，所以第一FET101成为导通状态；因为0V的电压施加在第二FET102的第一栅极52A到第三栅极52C上，所以第二FET102成为截止状态。
因为0V的电压施加在处于导通状态的第一FET101的栅极间区域401A和栅极间区域401B，所以施加在第一FET101的第一栅极51A到第三栅极51C上的正向偏压足够高。因此正向电阻变小，能够减少插入损耗。
因为3V的电压施加在处于截止状态的第二FET102的栅极间区域402A和栅极间区域402B，所以施加在第二FET102的第一栅极52A到第三栅极52C上的反向偏压足够高。因此，如图3(a)和图3(b)所示，耗尽层18a充分地形成在活性层22中的第二FET102的第一栅极52A到第三栅极52C下侧的整个区域。因而耗尽层电容C1a到耗尽层电容C6a、耗尽层电容C1b到耗尽层电容C6b的电容大致相等，所以施加在处于截止状态的第二FET102的高频电压被更均匀地分到耗尽层电容上。于是，能使第一输出入端501和第三输出入端503之间的绝缘性和谐波失真特性提高。
图4是显示输入功率和谐波失真的关系的图。在图4中，横轴表示输入功率值(dBm)，纵轴表示谐波失真(dBm)。如图4所示，与用虚线表示的现有高频开关的情况相比，在用实线表示的本实施形态的高频开关的情况下，达成一般的谐波失真的规格值-30dBm的输入功率值改善了约2dBm。
图5显示在使施加在栅极间区域的偏压变化的情况下的谐波失真的变化情况和插入损耗的变化情况。在图5中，横轴表示施加在处于截止状态的FET的栅极间区域的偏压和施加在处于导通状态的栅极上的高电平电压之比(％)，左边的纵轴表示谐波失真(dBm)，右边的纵轴表示插入损耗(dB)。在图5中，随着偏压变低，用实线表示的谐波失真恶化，而在低于高电平电压的80％的情况下，不能满足一般的规格值即-30dBm。这是因为偏压太低，反向偏压不足，耗尽层不充分地变宽之故。
用虚线表示的插入损耗，偏压一高于高电平电压的90％就恶化得很剧烈，超过一般的规格值即-0.5dB。这是因为偏压太高，正向偏压施加得不充分之故。
于是，为了使在处于截止状态的FET的各栅极上施加充分的反向偏压，提高绝缘性，同时在处于导通状态的FET的各栅极上施加正向偏压，使插入损耗变小，最好是这样的，在FET处于截止状态的情况下，施加高于等于高电平电压的80％的电压；在FET处于导通状态的情况下，施加低于等于高电平电压的90％的电压。
根据本实施形态的高频开关电路，在FET处于截止状态的情况下，高电平电压施加在栅极间区域；在FET处于导通状态的情况下，低电平电压施加在栅极间区域。因此，因为施加在处于截止状态的FET的各栅极上的反向偏压既充分又均匀，能使绝缘性和谐波失真特性提高。因为正向偏压施加在处于导通状态的FET的各栅极上，所以能使插入损耗变小，从整个高频开关电路来看，能在输入大功率信号的情况下使谐波失真特性提高。
(第一实施形态的第一变形例)
下面，参照附图说明本发明所涉及的第一实施形态的第一变形例。图6显示本变形例的高频开关电路的等效电路。补充说明一下，在图6中，用同一个符号表示与图1相同的结构因素，来省略说明。
如图6所示，在本变形例的高频开关电路中，第一FET101的栅极间区域401A和栅极间区域401B分别连接着二极管141的各阴极，二极管141的各阳极，通过电阻器202与第二控制布线702连接；同样，第二FET102的栅极间区域402A和栅极间区域402B分别连接着二极管141的各阴极，二极管141的各阳极，分别通过电阻器202与第一控制布线701连接。
在本变形例中，例如在在第二控制端602上施加0V的电压的情况下，因为栅极间区域401A和栅极间区域401B与二极管141的阴极连接，所以能够减少第一FET101中的第一栅极51A到第三栅极51C的正向电流。
因此，在本变形例中，不仅减少谐波失真、提高绝缘性，也能实现功耗的下降。
(第一实施形态的第二变形例)
下面，参照图7说明本发明所涉及的第一实施形态的第二变形例。图7显示本变形例的高频开关电路的等效电路。补充说明一下，在图7中，用同一个符号表示与图1相同的结构因素，来省略说明。
如图7所示，在本变形例的高频开关电路中，第一FET101的栅极间区域401A和栅极间区域401B，分别通过电阻器202与第二FET102的栅极间区域402A和栅极间区域402B连接。
根据本变形例的高频开关电路，例如在把向第二输出入端502输入的高频信号从第一输出入端501输出来的情况下，若第一FET101为导通状态，第二FET102为截止状态，第一FET101的栅极间区域401A和栅极间区域401B的电位便靠施加的高频信号上升。因此，通过电阻与第一FET101的栅极间区域401A、栅极间区域401B连接的第二FET102的栅极间区域402A、栅极间区域402B的电位也上升。结果是，因为第二FET102的第一栅极52A到第三栅极52C被逆向电压，所以能够实现谐波失真的减少和绝缘性的提高。因为能把电路结构弄简单一些，所以还能够减少芯片尺寸。
(第二实施形态)
参照附图，说明本发明所涉及的第二实施形态。图8显示本发明的第二实施形态的高频开关电路的等效电路。如图8所示，设有3个栅极和2个偏压用栅极的第一FET101连接在第一输出入端501和第二输出入端502之间；与第一FET101一样，设有3个栅极和2个偏压用栅极的第二FET102连接在第一输出入端501和第三输出入端503之间。由此形成了2输入1输出型高频开关电路。
第一FET101的第一栅极51A、第二栅极51B及第三栅极51C，分别通过电阻器201与第一控制布线701连接，第一控制布线701与控制端601连接；同样，第二FET102的第一栅极52A、第二栅极52B及第三栅极52C，分别通过电阻器201与第二控制布线702连接，第二控制布线702与控制端602连接。
第一FET101的第一偏压用栅极61A、第二偏压用栅极61B和第二FET102的第一偏压用栅极62A、第二偏压用栅极62B，分别通过电阻器202与偏压用布线703连接，偏压用布线703与偏压用终端603连接。
接着，说明集成化本实施形态的高频开关电路的半导体装置。图9显示集成化本实施形态的高频开关电路的半导体衬底的平面结构。
如图9所示，在半导体衬底90上形成有第一输出入端501到第三输出入端503、第一控制端601、第二控制端602以及偏压用终端603。在半导体衬底90中的第一输出入端501和第二输出入端502之间的区域形成有呈平面长方形的第一活性层21；在第一输出入端501和第三输出入端503之间的区域形成有呈平面长方形的第二活性层22。
在第一活性层21中长边方向上的中央部分，等间隔地形成有第一栅极51A到第三栅极51C，在第一活性层21中长边方向上的两侧部分别形成有源极31和漏极41。在第一栅极51A、第二栅极51B之间和第二栅极51B、第三栅极51C之间，分别形成有第一偏压用栅极61A和第二偏压用栅极61B，从而形成了第一FET101。同样，在第二活性层22上形成了第二FET102。
第一FET101的漏极41，通过金属布线50A与第一输出入端501连接，源极31通过金属布线50B与第二输出入端502连接；第二FET102的漏极42，通过金属布线50A与第一输出入端501连接，源极32通过金属布线50B与第三输出入端503连接。
第一FET101的第一栅极51A到第三栅极51C，分别通过电阻器201与金属布线即第一控制布线701连接，第一控制布线701与第一控制端601连接。
同样，第二FET102的第一栅极52A到第三栅极52C，分别通过电阻器201与第二控制布线702连接，第二控制布线702与第二控制端602连接。
第一FET101的第一偏压用栅极61A、第二偏压用栅极61B和第二FET102的第一偏压用栅极62A、第二偏压用栅极62B，分别通过电阻器202与偏压用布线703连接，偏压用布线703与偏压用终端603连接。
接着，说明本实施形态的高频开关电路的工作情况。图10(a)和图10(b)显示沿图9中的X-X线的剖面情况，分别显示第二FET102处于截止状态的情况和处于导通状态的情况。补充说明一下，在本实施形态中，在使第一FET101和第二FET102成为导通状态的情况下，在各栅极上施加的高电平电压为与电源电压相等的3V；在成为截止状态的情况下，在各栅极上施加的低电平电压为与接地电压相等的0V。
在把向第二输出入端502输入的信号从第一输出入端501输出来的情况下，在第一控制端601上施加3V，在第二控制端602上施加0V。这样，因为3V的电压施加在第一FET101的第一栅极51A到第三栅极51C上，所以第一FET101就成为导通状态；因为0V的电压施加在第二FET102的第一栅极52A到第三栅极52C上，所以第二FET102就成为截止状态。
在这种情况下，若在偏压用终端603上施加3V的电压，正向偏压便施加在处于截止状态的第二FET102的第一偏压用栅极62A和第二偏压用栅极62B上，正向电流流动。由此，因为反向偏压施加在第二FET102的第一栅极52A到第三栅极52C上，所以在第二活性层22中的第一栅极52A到第三栅极52C下侧区域形成有充分的耗尽层18，如图10(a)所示。结果是，因为耗尽层电容C1到耗尽层电容C6都一样大，施加在FET102的高频电压被均匀地分到各栅极上，所以与现有多栅极FET相比，输入大功率也能够保持出色的绝缘性和低失真性。
在在第一控制端601上施加0V，在第二控制端602上施加3V，使第二FET102成为导通状态的情况下，因为3V施加在第一栅极52A到第三栅极52C、第一偏压用栅极62A以及第二偏压用栅极62B，所以能够实现一般的导通状态，如图10(b)所示。
补充说明一下，在本实施形态中说明的是在偏压用终端603上施加高电平电压即3V的情况，若施加高于等于高电平电压的80％的电压，便能在各栅极上施加反向偏压，得到同样的效果。
(第二实施形态的第一变形例)
下面，参照附图说明本发明所涉及的第二实施形态的第一变形例。图11显示本变形例的高频开关电路的等效电路。补充说明一下，在图11中，用同一个符号表示与图8相同的结构因素，来省略说明。
如图11所示，在本变形例中，偏压用布线703通过电阻器203与第一输出入端501连接。
在第一FET101和第二FET102互相连接的2输入1输出型高频开关电路中，第一FET101和第二FET102所连接的节点即输出入端501上的直流电压，与施加在第一控制端601和第二控制端602上的电压中的高电压大致相等。在高频开关电路在工作的情况下，第一FET101、第二FET102中之一方一定处于导通状态。因此，3V的电压一定施加在第一控制端601、第二控制端602中之一方，所以第一输出入端501中的直流电压总是与3V大致相等。
于是，与高电平电压即3V大致相等的电压总是施加在与第一输出入端501连接的如下地方：第一FET101的第一偏压用栅极61A、第二偏压用栅极61B和第二FET102的第一偏压用栅极62A、第二偏压用栅极62B上。
因此，正向偏压施加在处于截止状态的第二FET102的第一偏压用栅极62A和第二偏压用栅极62B上，正向电流流动。因而，反向偏压施加在第二FET102的第一栅极52A到第三栅极52C上，所以在第二活性层22中的第一栅极52A到第三栅极52C下侧区域形成有充分的耗尽层18。结果是，因为耗尽层电容C1到耗尽层电容C6都一样大，施加在第二FET102上的高频电压均匀地分到各栅极上，所以与现有多栅极FET相比，输入大功率也能够保持出色的绝缘性和低失真性。
在处于导通状态的第一FET101中，因为3V的电压施加在第一栅极51A到第三栅极51C和第一偏压用栅极61A、第二偏压用栅极61B上，所以能够实现一般的导通状态。
因为这样构成而不需要在外部设置偏压用电源，所以能使装置缩小。
(第二实施形态的第二变形例)
下面，参照附图说明本发明所涉及的第二实施形态的第二变形例。图12显示本变形例的高频开关电路的等效电路。补充说明一下，在图12中，用同一个符号表示与图8相同的结构因素，来省略说明。
如图12所示，在本变形例中，偏压用布线703与电平移位电路131连接。电平移位电路131由如下构成：电平移位用二极管151、电平移位用二极管152、偏压调整用电阻204以及偏压调整用电阻205。电平移位用二极管151、电平移位用二极管152的阴极和偏压调整用电阻204、偏压调整用电阻205的一端与偏压用布线703连接。电平移位用二极管151的阳极和偏压调整用电阻205的另一端与第一控制布线701连接；电平移位用二极管152的阳极和偏压调整用电阻204的另一端与第二控制布线702连接。
接着，说明集成化本实施形态的高频开关电路的半导体装置。图13显示集成化本实施形态的高频开关电路的半导体衬底的平面结构。补充说明一下，在图13中，用同一个符号表示与图9相同的结构因素，来省略说明。
如图13所示，在半导体衬底90表面上的与偏压用布线703相邻的区域形成有电平移位电路131。在电平移位电路131中形成有电平移位用二极管151和电平移位用二极管152，电平移位用二极管151的阴极与偏压用布线703连接，通过偏压调整用电阻204与第二控制布线702连接，阳极与第一控制布线701连接。
接着，说明在把向第二输出入端502输入的高频信号从第一输出入端501输出来的情况下的本实施形态的高频开关电路的工作情况。图14(a)和图14(b)显示沿图13中的XIV-XIV线的剖面情况，分别显示第二FET102处于截止状态的情况和处于导通状态的情况。
补充说明一下，在本变形例中，在把第一FET101和第二FET102成为导通状态的情况下，在各栅极上施加的高电平电压为与电源电压相等的3V；在成为截止状态的情况下，在各栅极上施加的低电平电压为与接地电压相等的0V。电平移位用二极管151和电平移位用二极管152的正向上升电压为0.5V。
在这种情况下，若在第一控制端601上施加3V，在第二控制端602上施加0V，使第二FET102成为截止状态，0V便施加在第二FET102的第一栅极52A到第三栅极52C上，施加在第一控制端601上的3V和电平移位用二极管151的正向上升电压0.5V之差，即2.5V的电压便施加在第二FET102的第一偏压用栅极62A和第二偏压用栅极62B上。
于是，因为反向偏压施加在第二FET102的第一栅极52A到第三栅极52C上，所以如图14(a)所示，耗尽层18在第一栅极52A到第三栅极52C下边变宽。因此绝缘性得到改善，谐波失真也下降。
若在第一控制端601上施加0V，在第二控制端602上施加3V，使第二FET102成为导通状态，3V便施加在第二FET102的第一栅极52A到第三栅极52C上，施加在第二控制端602上的3V和电平移位用二极管152的正向上升电压0.5V之差，即2.5V的电压便施加在第二FET102的第一偏压用栅极62A和第二偏压用栅极62B上。
如此，因为施加在第二FET102的第一偏压用栅极62A和第二偏压用栅极62B上的电压与高电平电压即3V相比更低一点，所以如图14(b)所示，正向偏压施加在第二FET102的第一栅极52A到第三栅极52C上，从而耗尽层在第一栅极52A到第三栅极52C下侧不变宽，能够减少正向电阻。
在本变形例中，使用正向上升电压0.5V的二极管作为电平移位用二极管151和电平移位用二极管152，也可以使用能在各偏压用栅极上施加高于等于高电平电压的80％且低于等于90％的范围的电压的二极管。
(第三实施形态)
下面，参照附图说明本发明所涉及的第三实施形态。图15显示本实施形态的高频开关电路的等效电路。补充说明一下，在图15中，用同一个符号表示与图12相同的结构因素，来省略说明。
如图15所示，在本实施形态中，在第二输出入电路502和接地之间、第三输出入电路503和接地之间分别设有由具有3个栅极和2个偏压用栅极的第三FET103构成的分流电路161、由具有3个栅极和2个偏压用栅极的第四FET104构成的分流电路162。
第三FET103的第一栅极53A到第三栅极53C，通过电阻器201与第二控制布线702连接；第四FET104的第一栅极54A到第三栅极54C，通过电阻器201与第一控制布线701连接。第三FET103的第一偏压用栅极63A、第二偏压用栅极63B和第四FET104的第一偏压用栅极64A、第二偏压用栅极64B，通过电阻器202与偏压用布线703连接。
再说，是这样的结构，第三FET103、第四FET104的漏极，分别通过电容器801接地，能使第二输出入端502和第三输出入端503高频地接地。
接着，说明在把向第二输出入端502输入的高频信号从第一输出入端501中输出来的情况下的本实施形态的高频开关电路的工作情况。补充说明一下，在本实施形态中，在使第一FET101到第四FET104成为导通状态的情况下，在各栅极上施加的高电平电压为与电源电压相等的3V；在成为截止状态的情况下，在各栅极上施加的低电平电压为与接地电压相等的0V。
在把向第二输出入端502输入的高频信号从第一输出入端501中输出来的情况下，在第一控制端601上施加3V；在第二控制端602上施加0V。由此，3V的电压施加在第一FET101的第一栅极51A到第三栅极51C、第四FET104的第一栅极54A到第三栅极54C上；0V的电压施加在第二FET102的第一栅极52A到第三栅极52C、第三FET103的第一栅极53A到第三栅极53C上。
因为施加在第一控制端601上的3V和电平移位用二极管151的正向上升电压0.5V之差，即2.5V施加在偏压用布线703上，所以2.5V施加在第一FET101的第一偏压用栅极61A和第二偏压用栅极61B、第二FET102的第一偏压用栅极62A和第二偏压用栅极62B、第三FET103的第一偏压用栅极63A和第二偏压用栅极63B以及第四FET104的第一偏压用栅极64A和第二偏压用栅极64B上。
因此，处于导通状态的第一FET101和第四FET104中的插入损耗减少，处于截止状态的第二FET102和第三FET103中的绝缘性和失真性提高。
再说，因为第三输出入端503由分流电路162高频地接地，所以能使第一输出入端501和第三输出入端503之间的绝缘性进一步提高。
在本实施形态中的结构，是将第二实施形态的第二变形例中的高频开关电路与分流电路组合起来的，也可以是由第二实施形态、第二实施形态的第一变形例中的高频开关电路与分流电路组合而成的结构。
在第一实施形态到第三实施形态及其变形例中，说明的是把向第二输出入端502输入的高频信号从第一输出入端501输出来的情况，在把向第三输出入端503输入的高频信号从第一输出入端501输出来的情况下，也有同样的效果。把输入和输出反过来的情况也一样。再说，作为多栅极FET，使用了具有3个栅极的FET。只要是多于等于2个栅极的多栅极FET，便能得到同样的效果。
(第四实施形态)
下面，参照附图说明本发明的第四实施形态。图16显示设有本实施形态的高频开关电路的半导体装置的方框图。如图16所示，在半导体装置1004中设有第二实施形态的第二变形例的高频开关电路1001和高频放大电路1002，通过匹配电路1003，将高频开关电路1001和高频放大电路1002连接起来。高频开关电路1001与天线端1014、输出端1016、第一控制端1017以及第二控制端1018连接，高频放大电路1002与输入端1015连接。天线端1014与天线1020连接。
接着，说明本实施形态的半导体装置的工作情况。发送信号的时候，设第一控制端1017为高电平电压；设第二控制端1018为低电平电压。这样，天线端1014和输入端1015之间就处于高频导通状态；天线端1014和输出端1016之间就处于高频绝缘状态。因此，向输入端1015输入的高频信号由高频放大器1002放大，再通过匹配电路1003和高频开关电路1001从天线1020中输出。
接收信号的时候，与发送信号时相反，设第一控制端1017为低电平电压；设第二控制端1018为高电平电压，向天线1020输入的高频信号通过高频开关电路1001从输出端1015那里输出。
这样，绝缘性良好的本发明所涉及的高频开关电路和匹配电路、高频放大电路形成在同一个半导体装置内，就能够得到小型且信号发送电路和信号接收电路的绝缘性良好的高频用半导体装置。因为还能减少在连接部的损耗，所以能够改善高频放大器的功率效率。因此能够实现低功耗的高频电路。
补充说明一下，在本实施形态中，作为高频开关电路，使用了第二实施形态的第二变形例的高频开关电路。使用其他实施形态及变形例的高频开关电路也能得到同样的效果。
在各实施形态和变形例中提到的是，设电源电压为高电平电压、设接地电压为低电平电压的例子。高电平电压只要是能使FET成为导通状态的电压即可，低电平电压只要是能使FET成为截止状态的电压即可。
-实用性-
根据本发明所涉及的开关电路及半导体装置，在利用了多栅极FET的情况下也不发生高频信号的绝缘性恶化和谐波失真恶化，并且接通状态中的插入损耗小，对在移动通信机等中进行信号切换的开关电路及半导体装置等很有用。