《半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法.pdf》由会员分享，可在线阅读，更多相关《半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102024743A43申请公布日20110420CN102024743ACN102024743A21申请号201010288319022申请日2010091912/562,84920090918USH01L21/762200601H01L21/335200601H01L29/0620060171申请人格罗方德半导体公司地址英国开曼群岛72发明人A诺尔FS约翰松74专利代理机构北京戈程知识产权代理有限公司11314代理人程伟龚颐雯54发明名称半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法57摘要一种半导体结构和用来于从块体硅晶圆所形成的鳍状结构之间形成隔离的方法。块体硅晶。
2、圆具有一个或多个从该块体硅晶圆所形成的鳍状结构。该鳍状结构的形成在该一个或多个鳍状结构之间界定隔离沟槽。各该鳍状结构具有垂直侧壁。使用HPDCVD将41或更高比例的氧化层沉积在该隔离沟槽中和该垂直侧壁上，该氧化层被等向性蚀刻，以从该垂直侧壁移除该氧化层以及从该隔离沟槽的底部移除该氧化层的一部分。实质均匀厚的隔离氧化层是形成在该隔离沟槽的该底部，以隔离该一个或多个鳍状结构，并实质降低鳍片高度变化率。30优先权数据51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书5页附图2页CN102024757A1/2页21一种用来在半导体基板中形成鳍状场效电晶体装置的方法，包括。
3、下列步骤从该半导体基板形成一个或多个鳍状结构，该鳍状结构包含垂直侧壁，形成该一个或多个鳍状结构的该步骤在该一个或多个鳍状结构之间的所曝露的半导体基板上界定隔离沟槽；在该隔离沟槽的底部中和该一个或多个鳍状结构的该垂直侧壁上沉积氧化层，该隔离沟槽的该底部中的该氧化层具有大于该垂直侧壁上的该氧化层的厚度；以及从该垂直侧壁移除该氧化层以及从该隔离沟槽移除至少一部分该氧化层，以在该隔离沟槽中形成均匀厚的隔离氧化层。2如权利要求1所述的方法，其中，该半导体基板包括块体硅晶圆。3如权利要求2所述的方法，其中，在该隔离沟槽的该底部中沉积该氧化层的步骤包括以41或更高的比例将较多的氧化物沉积在该一个或多个鳍状结。
4、构之间的所曝露的块体硅晶圆的水平表面上，而将较少的氧化物沉积在该鳍状结构的垂直侧壁上。4如权利要求3所述的方法，其中，沉积该氧化层的步骤包括使用中度至低度溅镀至沉积比例的高密度电浆化学气相沉积制程，以在垂直侧壁和底部覆盖造成15的厚度比例。5如权利要求1所述的方法，其中，该隔离氧化层在该隔离沟槽的该底部的厚度介于5至15NM。6如权利要求1所述的方法，其中，移除氧化物的步骤包括从该垂直侧壁等向性蚀刻该氧化层及从该隔离沟槽等向性蚀刻一部分该氧化层。7如权利要求6所述的方法，其中，等向性蚀刻该氧化层的步骤包括使用化学氧化物移除制程。8如权利要求7所述的方法，其中，使用化学氧化物移除制程的步骤包括使。
5、用化学氧化物移除COR制程、SICONITM化学蚀刻制程和湿蚀刻制程的其中之一。9一种用来在一个或多个鳍状结构之间形成隔离的方法，该一个或多个鳍状结构是从块体硅晶圆所形成，该方法包括下列步骤提供块体硅晶圆，该块体硅晶圆具有一个或多个从该块体硅晶圆所形成的鳍状结构，该一个或多个鳍状结构之间有隔离沟槽，并且，各该鳍状结构具有垂直侧壁；使用高密度电浆化学气相沉积制程，在该块体硅晶圆的各该隔离沟槽的底部中及该一个或多个鳍状结构的该垂直侧壁上沉积氧化层；以及从该垂直侧壁等向性蚀刻该氧化层以及等向性蚀刻各该隔离沟槽中至少一部分该氧化层，以在该隔离沟槽的该底部中形成具有均匀厚度的隔离氧化层，该隔离氧化层在该。
6、鳍状结构之间形成隔离，并降低该鳍状结构在该隔离氧化层上方的高度的变化率。10如权利要求9所述的方法，其中，沉积该氧化层的步骤包括以41或更高的比例在所曝露的块体硅晶圆的水平表面沉积较多的氧化物，而在该鳍状结构的该垂直侧壁上沉积较少的氧化物。11如权利要求9所述的方法，其中，该隔离氧化层的厚度介于5至15NM。12如权利要求9所述的方法，其中，等向性蚀刻该氧化层的步骤包括使用化学氧化物移除制程。13如权利要求12所述的方法，其中，使用化学氧化物移除制程的步骤包括使用化学权利要求书CN102024743ACN102024757A2/2页3氧化物移除COR制程、SICONITM气相蚀刻制程和湿蚀刻制。
7、程的其中之一。14一种具有浅沟槽隔离的块体鳍状场效电晶体装置，该浅沟槽隔离是在一个或多个鳍状结构之间，该装置包括块体硅晶圆，具有一个或多个鳍状结构，各该一个或多个鳍状结构包含垂直侧壁；沟槽，位于各该一个或多个鳍状结构之间的该块体硅晶圆上；以及该沟槽的底部中的均匀厚的高密度电浆HDP氧化层，该高密度电浆氧化层形成浅沟槽隔离并且界定具有均匀高度的鳍状结构。权利要求书CN102024743ACN102024757A1/5页4半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法技术领域0001本发明大致关于半导体结构与用于制造半导体结构的方法，且尤系关于用于制造具有浅沟槽隔离SHALLOWTRENCHI。
8、SOLATION，STI之块体鳍状场效电晶体FINFET装置的方法背景技术0002相较于传统的平面金属氧化半导体场效电晶体MOSFET其利用习知的微影制造方法制造，非平面FET场效电晶体包含有各种垂直电晶体结构，并且典型包含二个或多个平行形成的闸极结构。一种此种半导体结构为FINFET，其名称取自用以形成个别的闸极通道的多个薄硅鳍片，且典型宽度为数十奈米等级。0003尤其，参照例示的先前技术中如图1所示具有FINFET组构的非平面MOS电晶体，FINFET装置10通常包含两个或多个平行的硅鳍状结构或简称为鳍片12。然而，应了解到FINFET装置可包含只有一个硅鳍状结构0004鳍片是在共同的源极。
9、电极与共同的汲极电极之间延伸图1中未图示。导电闸极结构16包覆WRAPAROUND在两个鳍片的三侧面上，并且以标准的闸极绝缘体层18与鳍片分隔。鳍片可适当地掺杂以产生想要的、如技术领域中已知的FET极性，使得闸极通道是形成在相邻于闸极绝缘体18之鳍片的附近表面。0005鳍状结构以及FINFET装置可形成在半导体基板上。半导体基板可为块体硅晶圆鳍状结构系从该块体硅晶圆形成，或可包括设置在支撑基板上的绝缘体上覆硅SOI。SOI晶圆包括硅氧化层，以及覆于该硅氧化层上之含硅材料层。鳍状结构系从含硅材料层形成。鳍状结构典型为利用习知光微影或非等向性蚀刻例如反应性离子蚀刻RIE等等而形成。0006鳍状结构。
10、之电性隔离是必须的，以求避免各种装置之间的机电干扰ELECTROMECHANICALINTERFERENCE；EMI及/或寄生泄漏路径PARASITICLEAKAGEPATH。在块体硅晶圆上隔离鳍状结构特别麻烦，因为在鳍状结构之间之块体硅晶圆的硅会形成导通路径。浅沟槽隔离STI是一种用以电性隔离电晶体或电性装置的技术。在电晶体形成之前，典型的STI在半导体装置制造期间系提早产生。习知的STI制程包含经由非等向性蚀刻例如反应性离子蚀刻而在半导体基板内产生隔离沟槽，以及利用化学气相沉积CHEMICALVAPORDEPOSITION；CVD制程沉积一个或多个介电填充材料例如硅氧化物用以填充隔离沟槽。。
11、然后，所沉积的介电材料可藉由化学机械研磨CHEMICALMECHANICALPOLISHING；CMP制程平坦化，该化学机械研磨制程移除多余的介电质并产生平面的STI结构，在FINFET装置中，此经过平面化的氧化物接着需要被回蚀ETCHBACK，以在鳍状结构之间形成5NM至20NM均匀厚的氧化物隔离，以及曝露鳍状垂直侧璧用于进一步的处理。此习知技术系难以控制，通常会造成介电层的厚度改变。此外，必须沉积比所需还多之用以提供隔离的介电层填充材料，以求允许回蚀平面化。0007此外，在各个鳍状结构之间的曝露半导体基板上的隔离区域下文称隔离沟说明书CN102024743ACN102024757A2/5页。
12、5槽具有高的深宽比ASPECTRATIO。深宽比是开口的深度与其宽度的比率。高深宽比隔离沟槽之填充是困难的。即使先进的氧化物化学气相沉积CVD制程，例如先进的高密度电浆HDP或臭氧为基础的TEOS四乙基硅氧烷制程，也不能可靠地填充这些高深宽比的隔离沟槽。这对于控制及产生FINFET装置里的电性隔离会造成问题。0008此外，块体硅晶圆缺乏能够终止鳍片之蚀刻的蚀刻停止层。没有此蚀刻停止层，蚀刻深度的变化率会造成鳍片高度的变化率。因为FINFET装置之电流传导量与鳍片之高度成比例，所以将鳍片高度变化率最小化很重要。0009因此，希望提供用于在FINFET装置之鳍状结构之间形成隔离的方法。此外，希望提。
13、供可控制在鳍状结构之间之高深宽比隔离沟槽的填充的方法，具有较少制程步骤、较少介电填充材料以及导致块体FINFET较少鳍片高度变化率。再者，透过本发明之后续的实施方式及所附申请专利范围，并配合随附图式与此先前技术，本发明之其它期望的特征与特性将变得显而易见。发明内容0010提供在半导体基板中形成FINFET装置的方法。根据一个例示实施例，一种用于形成FINFET装置之方法包括从该半导体基板形成一个或多个鳍状结构。鳍状结构包含垂直侧璧。形成该一个或多个鳍状结构之步骤界定在该一个或多个鳍状结构之间的曝露半导体基板上的隔离沟槽。氧化层系使用高密度电浆化学气相沉积HDPCVD制程而沉积在隔离沟槽之底部与。
14、该一个或多个鳍状结构之垂直侧壁上。在该隔离沟槽之底部的氧化层厚度比在该垂直侧壁上的氧化层厚度厚。然后，该氧化层从该垂直侧璧移除，并从该隔离沟槽移除该氧化层的一部分，以在该隔离沟槽中形成均匀厚的隔离氧化层。0011根据另一例示实施例，一种用于在从块体硅晶圆所形成之鳍状结构之间形成隔离的方法，包括提供具有一个或多个鳍状结构之块体硅晶圆，在该一个或多个鳍状结构之间具有隔离沟槽，并且各个鳍状结构具有垂直侧璧。氧化层系使用高密度电浆化学气相沉积HDPCVD制程而沉积在块体硅晶圆之各个隔离沟槽之底部与该一个或多个鳍状结构之垂直侧壁上。从垂直侧壁被等向性蚀刻该氧化层，并从该隔离沟槽等向性蚀刻该氧化层的至少一。
15、部分，以在隔离沟槽之底部形成均匀厚度的隔离氧化层并减低鳍片高度的变化率，其中该隔离氧化层形成鳍状结构之间的隔离。0012也提供包含在一个或多个鳍状结构之间具有浅沟槽隔离的块体FINFET装置之半导体结构。该块体FINFET装置包括具有一个或多个鳍状结构之块状硅晶圆，该一个或多个鳍状结构之各者包含垂直侧璧。沟槽系位在该一个或多个鳍状结构之各者的块状硅晶圆上。在沟槽底部之实质均匀厚的高密度电浆HDP氧化层形成浅沟槽隔离并界定实质均匀高度的鳍状结构。附图说明0013以下将配合图式叙述本发明，其中相同的元件符号表示相似的元件，以及0014图1系先前技术中所用之例示FINFET结构的等角示意图；0015。
16、图2系以剖面图说明先前已在鳍状结构之间形成有隔离沟槽之块状硅晶圆；0016图3系以剖面图说明具有先前形成之深隔离沟槽的第2图的块状硅晶圆；以及说明书CN102024743ACN102024757A3/5页60017图4至图5系以剖面图说明根据本发明之实施例之在块状FINFET装置之鳍状结构之间形成隔离的方法。具体实施方式0018本发明之下列实施方式系本质上仅为例示，且并非意欲限制本发明或本发明之应用或使用。再者，也非意欲受到本发明上述之先前技术或下述之实施方式所限制。0019根据本发明之例示实施例的方法系提供用于在块体硅晶圆20上的一个或多个先前形成之鳍状结构12之间形成隔离。形成该一个或多个。
17、鳍状结构之步骤界定在该一个或多个先前形成之鳍状结构之间的曝露块状硅晶圆20上的隔离沟槽22。鳍状结构12包含垂直侧璧。0020鳍状结构的形成通常使用习知的光微影PHOTOLITHOGRAPHIC或异向性蚀刻ANISOTROPICETCHING制程例如，离子蚀刻REACTIVEIONETCHING，RIE等，然而，须知道本发明不限于任何形成鳍状场效电晶体的鳍状结构的方式。举例来说，如本技术中已知，形成一个或多个鳍状结构的步骤可包含生成芯轴MANDRELS未示及邻接该芯轴的侧壁的侧壁间隔件28、移除该芯轴，以及使用侧壁间隔件28作为蚀刻掩模以蚀刻块体硅晶圆20而从该蚀刻块体硅晶圆20形成一个或多个。
18、鳍状结构12。本文中根据例示性实施例所述的方法可应用于任何种类的鳍状场效电晶体制程。0021本文所使用的“块体硅晶圆”包括单晶硅之单块体。图2从剖面绘示了随后从其上会形成数个鳍状结构12的块体硅晶圆20。图3与图2类似，除了块体硅晶圆20包含先前形成与注入的深隔离沟槽24。如图2和3所示，鳍片高度在隔离之前跨过块体硅晶圆不同。鳍状结构12的顶部可包含垫体氧化硅层26的一部份以及侧壁间隔件28，侧壁间隔件28在经过先前使用于形成鳍状结构后存续下来，并将在隔离形成期间用以保护鳍状结构，且在双闸极鳍状场效电晶体的态样中的闸极之间亦当作隔离。在三闸极鳍状场效电晶体装置的态样中，该垫体氧化硅层和该鳍状结。
19、构的顶部的侧壁间隔件部份将在接下来叙述的后续制程中加以移除。从块体硅晶圆形成的鳍状场效电晶体装置在本文称为“块体鳍状场效电晶体装置”。0022根据本发明的一个例示性实施例，如图4所示，在块体硅晶圆20上形成图2或3所示的一个或多个鳍状结构12之间的隔离的方法包括以下步骤用高密度电浆化学气相沉积法HDPCVD或HDP沉积氧化物以于块体硅晶圆的隔离沟槽22底部中及鳍状结构12的垂直侧壁12上形成氧化层30，垫体氧化硅层26与侧壁间隔件28上。HDPCVD制程包括在沉积材料于基板在本例中为块体硅晶圆20上，其通常在电容耦合高密度电浆环境中低于50MTORR压力下的硅烷、氧气以及惰性气体氩及/或氦的混。
20、合物中。亦可补充氢或其他种类气体。电浆能量通常施加于圆顶DOMEABOVE中的线圈以及其晶圆夹盘。电浆能量的比例化达到沉积对蚀刻的比例模式在21至61。对于本特定申请的HDPCVD而言，沉积速率低于每分钟100NM以达成精确控制厚度及均匀度。0023HDP沉积制程特别地在水平曝露表面上比起垂直表面上沉积更多氧化物。HDP沉积制程也使冠状CAP氧化层32形成于侧壁间隔件的顶部。因此，比起垂直侧壁上，更多氧化物沉积于隔离沟槽的底部中。隔离沟槽的底部中的氧化层的厚度大于垂直侧壁上的氧化层的厚度，约为41或更高。经氧化沉积后的结构的形貌/样貌系如图4所说明书CN102024743ACN10202475。
21、7A4/5页7示。0024举例来说，氧化层可由二氧化硅SIO2形成。在一些实施例中，氧化层可由像是低介电常数LOWK的介电材料形成，例如，SICOH、SIC、SICN、SIN、其他介电材料或其结合。0025相较于其他沉积制程，HDP沉积制程提供氧化层30提升的高深宽比沟槽注入能力。HDP沉积制程亦因为产生溅镀经电浆的高密度提升与同时间的层体沉积，而提供提升的间隔件特性。HDP沉积的溅镀元素同时与沉积产生，并减缓了在特定位置的沉积，如在鳍状结构的垂直侧壁上。因此，HDPCVD的使用能使高深宽比隔离沟槽22中的氧化物沉积控制至预期的厚度，而不需要用习知浅沟槽隔离STI制程中的氧化物及回蚀ETCHB。
22、ACK过度注入隔离沟槽。用中度至低度溅镀至沉积比例来沉基氧化层，造成垂直侧壁对底部覆盖的厚度比例约为15。0026在另一实施例中，可使用其他沉积制程及材料来形成形貌/样貌类似于图4所示的结构。例如，使用等向性蚀刻成份加入或取代习知HDPCVDSIO2沉积中的原位溅镀的其他高密度电浆HDP或电浆增益制程。0027接下来，根据本发明的例示性实施例，在一个或多个鳍状结构之间形成隔离的方法包含步骤从垂直侧壁及隔离沟槽22的底部中至少一部份氧化层30移除氧化物，以在隔离沟槽的底部中形成“隔离氧化层”，“隔离氧化层”具有实质均匀的厚度，如图5所示。移除氧化物的步骤包括等向性蚀刻氧化层。术语“隔离氧化层”系。
23、指在隔离沟槽接以氧化沉积及蚀刻步骤的底部中的实质均匀厚的氧化层。隔离氧化层的厚度约为5至15NM厚。隔离沟槽的底部的氧化层的厚度大于垂直侧壁上任何存续的氧化层。0028在一较佳实施例中，等向性蚀刻氧化层的步骤包括使用高度可控制及精确化学氧化物移除制程，例如化学氧化物移除COR制程、SICONITM干式化学蚀刻制程或使用缓冲氢氟酸的化学氧化物移除制程。COR制程选择性蚀刻氧化层的表面。COR制程通常包含曝露氧化层30的表面至制程气体，以及热处理经化学处理过的氧化物表面层。COR制程包括曝露图4的结构至压力30MTORR左右或以下的HF及氨的气体或蒸气混合物，较佳者压力介于1至30MTORR。较佳。
24、者，将氨气的流体速率设定成大于氟化氢气体的流体速率，通常为31。COR制程约在所谓的室温20至40左右的温度下进行，甚至更常见的温度为25左右。COR制程中，制程气体与氧化层反应，会产生挥发性气体成份及挥发性错化物。0029可接着用习知技术中的热处理加热经COR制程处理的结构。挥发性气体成份及挥发性错化物热分解成挥发性气体成份以完全挥发，并接着从基板上加以移除。举例来说，此结构较佳者在80至200左右的范围中加热。如上述，根据本实施例，后续施以COR制程及热处里以从鳍状结构的垂直侧壁移除氧化层并从块体硅晶圆20的水平表面移除氧化层的至少一部份。0030氧化层的移除可用等向性蚀刻制程，其包含但不。
25、限于使用真空腔体的干式化学蚀刻制程，例如从APPLIEDMATERIALINCOFSANTACLARA供应的SICONITM腔体。此制程经由低温、双步骤干式化学蚀刻制程选择性移除沉积的氧化物。一般而言，第一步骤使用遥控电浆源以从NF3及NH3产生NH4F蚀刻剂种类，以极小化对基板的损伤。加入腔体中的蚀刻剂种类经由与氧化层30的反应在块体硅晶圆表面凝结成固体副产物。在第二步骤说明书CN102024743ACN102024757A5/5页8中，用热对流及射线加热进行原位退火以分解副产物。当残留物升华，其可藉由辐射气体从块体硅晶圆表面移除，并排出腔体，以留下干净的块体硅晶圆准备进行更进一步制造成鳍状。
26、场效电晶体装置。此制程提供高度选择性干式化学徙净以从硅中移除氧化物而无表面损伤并具稳定的蚀刻均匀度。0031此外，等向性蚀刻氧化层的步骤包括用液态蚀刻剂湿式蚀刻氧化层。常见的液态蚀刻剂包括氢氟酸HF通常用水稀释、或用氟化氨稀释及缓冲等。0032在等向性蚀刻步骤期间，氧化物系从垂直侧壁及隔离沟槽的至少一部份加以移除。然而，用化学氧化物移除制程例如COR及SICONITM制程以及用蚀刻剂例如氢氟酸移除氧化物，非常具可控制性；而且在隔离沟槽22底部上的初始氧化层厚度远超过在垂直侧壁上的初始氧化层厚度。沟槽底部的隔离氧化层的厚度足以用于一个或多个鳍状结构间的侧边隔离。0033这些控制良好的等向性蚀刻制。
27、程造成从块体硅晶圆边缘向中心且跨过鳍状结构的STI高度即隔离氧化层厚度变化，相较于习知的回蚀技术，约四倍地减少。隔离沟槽底部的隔离氧化层厚度实质上均匀，且在隔离氧化层上的鳍状结构高度实质上均匀，即，鳍片高度变化率实质上减低，如图5所示。减低块体鳍状场效电晶体装置中的鳍片高度变化率的能力特别重要，因为鳍状场效电晶体装置导通的电流量与与鳍片高度成正比。0034在形成上述鳍状结构间的隔离之后，垫体氧化硅层26、侧壁间隔件28及鳍状结构的顶部上的冠状氧化层可用习知制程未示移除，例如在三闸极鳍状场效电晶体的态样中。此后，可进行习知的制造制程以完成图1所示的鳍状场效电晶体装置。形成闸极绝缘层18重迭于一个。
28、或多个鳍状场效电晶体12之上，并沉积闸极电极形成材料例如多晶硅于闸极绝缘层上。图案化闸极电极形成材料以形成如习知技术的至少一闸极电极16。闸极电极接着当作离子植入掩模用，而且将导电率决定离子CONDUCTIVITYDETERMININGION以植入具有闸极电极的自对准鳍状结构的曝露部份，以形成源极与汲极区域图1未示。熟习该技术者将理解，离子植入掩模也能包含形成于形成于闸极电极侧边上的侧壁间隔件，并且可用数种离子植入形成源极与汲极电极。0035虽已揭露块体硅晶圆上的一个或多个鳍状结构间的隔离，但本发明并不限于此。绝缘层覆硅SOI晶圆上的鳍状结构可用相同方式隔离。虽然未有绘示，隔离沟槽22可形成S。
29、OI晶圆上的一个或多个鳍状结构之间。0036综上所述，须了解的是鳍状场效电晶体装置可形成有鳍状结构间的电性隔离，可用较少的材料、用较佳的控制及更少的制程步骤加以改善隔离氧化物层厚度的的均匀度以造成对鳍状场效电晶体装置重要的更高的鳍状高度均匀度。0037上述详细说明中已呈现至少一例示性实施例，须了解的是仍存在大量的各种变化。亦须了解的是，例示性实施例或更多例示性实施例仅为例子，并未意图以任何方式限制本发明的范围、应用或组构。然而，上述详细说明将提供习知本技术者指示以实施本发明的例示性实施例，须了解的是在不脱离本发明后续权利要求及其法律同位所述的范围下可对功能和元件安排上的进行各种变化。说明书CN102024743ACN102024757A1/2页9图1图2图3说明书附图CN102024743ACN102024757A2/2页10图4图5说明书附图CN102024743A。