《度量衡校准晶圆.pdf》由会员分享，可在线阅读，更多相关《度量衡校准晶圆.pdf（8页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102005436A43申请公布日20110406CN102005436ACN102005436A21申请号200910194947X22申请日20090901H01L23/544200601H01L21/6620060171申请人中芯国际集成电路制造上海有限公司地址201203上海市浦东新区张江路18号72发明人吴瑞国周欣洁郝斐苏国英74专利代理机构北京德琦知识产权代理有限公司11018代理人牛峥王丽琴54发明名称度量衡校准晶圆57摘要本发明公开了一种度量衡校准晶圆，包括晶圆本体，所述晶圆本体上排列有若干校准单元，每个校准单元具有一矩形区域、以及分布于该矩形区域四角处并用于。
2、定位该矩形区域的定位区域；每个矩形区域内，具有平行于其设定方向的两个相邻第一校准槽，两个相邻第一校准槽的深度和宽度均相同，所述深度用以在台阶高度的测量场景下进行测量校准；两个相邻第一校准槽之间的间距以及任一第一校准槽的宽度，用以在关键尺寸的测量场景下进行测量校准；所述设定方向为该矩形区域的长边方向或宽边方向。本发明的度量衡校准晶圆，实现了利用单片晶圆对多种测量场景下的多个尺寸进行测量校准，大大提高了校准晶圆使用的便利程度，降低了校准晶圆的使用成本。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图2页CN102005449A1/1页21一种度量衡校准晶圆。
3、，包括晶圆本体，其特征在于所述晶圆本体上排列有若干校准单元，每个校准单元具有一矩形区域、以及分布于该矩形区域四角处并用于定位该矩形区域的定位区域；每个矩形区域内，具有平行于其设定方向的两个相邻第一校准槽，两个相邻第一校准槽的深度和宽度均相同，所述深度用以在台阶高度的测量场景下进行测量校准；两个相邻第一校准槽之间的间距以及任一第一校准槽的宽度，用以在关键尺寸的测量场景下进行测量校准；所述设定方向为该矩形区域的长边方向或宽边方向。2根据权利要求1所述的校准晶圆，其特征在于所述校准单元，进一步在每个矩形区域内，具有垂直于其设定方向的两个相邻第二校准槽；且两个相邻第二校准槽与两个相邻第一校准槽的深度和。
4、宽度均相同，且两个相邻第二校准槽之间的间距与两个相邻第一校准槽之间的间距也相同。3根据权利要求2所述的校准晶圆，其特征在于，所述晶圆本体上进一步排列有与各校准单元一一对应且完全相同的备份校准单元，所述校准单元与其对应的备份校准单元关于晶圆直径对称分布。4根据权利要求1、2或3所述的校准晶圆，其特征在于，所述晶圆本体包括硅晶圆、具有二氧化硅薄膜的晶圆或者具有氮化硅薄膜的晶圆；所述二氧化硅薄膜或氮化硅薄膜的厚度，用以在薄膜厚度的测量场景下进行测量校准。权利要求书CN102005436ACN102005449A1/4页3度量衡校准晶圆技术领域0001本发明涉及集成电路加工制造技术，具体涉及度量衡校准。
5、晶圆。背景技术0002随着集成电路加工制造技术的快速发展，电路集成度越来越高而电路尺寸越来越小，从而对于集成电路加工的精度要求变得越来越高。显而易见的是，当集成电路的尺寸较大比如门电路的线宽尺寸为几十微米时，加工时出现几十纳米的加工误差并不会对最终得到的门电路工作性能产生显著影响；而当门电路的线宽尺寸缩小到几微米或几百纳米时，几十纳米的加工误差就可能会对最终的电路性能产生致命的影响。0003在集成电路加工制造领域，加工误差的高低是衡量晶圆WAFER加工和生产工艺的一项重要指标，较高的加工误差会严重降低晶圆生产线的良品率和最终加工得到的集成电路的工作性能，因此加工工艺的精度控制一直是各WAFER。
6、加工制造厂商着力研究的一项课题，而精度控制的前提和基础则首先在于对WAFER加工尺寸的精确测量即，使用不标准的标尺对待测目标进行测量，则所得到的测量结果是不具备任何参考价值的。0004目前普遍采用的确保尺寸测量准确性的方法是通过度量衡校准晶圆对WAFER加工过程中的各个测量环节进行校准，度量衡校准晶圆的工作原理在于在对WAFER加工得到的尺寸进行测量前，先对具有标准尺寸的度量衡校准晶圆进行测量，这样尺寸测量设备就能够首先对自身的度量衡进行标准化从而消除自身存在的系统误差，然后利用所述标准化后的尺寸测量设备再对WAFER加工得到的各相尺寸进行测量，就能够确保测量结果的准确性和可靠性，从而为进一步。
7、通过工艺升级或其他手段对加工误差进行控制和改进提供良好的基础。0005目前广泛使用的度量衡校准晶圆，按照其所应用的测量场景的类型大致可以分为三类用于关键尺寸CRITICALDIMENSION，CD测量过程的校准器、用于淀积薄膜厚度测量过程的校准器、以及用于凸台高度STEPHEIGHT，SH测量过程的校准器。所述的各种度量衡校准晶圆，都是在标准尺寸的WAFER上、通过优于其所要校准的WAFER生产线的工艺标准和精度要求的精密仪器加工制造出来的。0006由于WAFER生产线的尺寸和要求各有不同，目前通常是针对每种测量要求，分别加工制造专门的校准晶圆；同时，WAFER本身目前也存在多种尺寸，例如直径。
8、200毫米、300毫米或450毫米等，当前也是针对每种WAFER尺寸，分别在相应的WAFER上加工制造所述校准晶圆。上述两种情况互相组合，就会产生数量非常庞大的校准晶圆种类，比如200毫米WAFER的线宽测量过程中使用的校准晶圆，200毫米WAFER的SIO2薄膜厚度测量过程中使用的校准晶圆，300毫米WAFER的凸台高度测量过程中使用的校准晶圆，甚至，还可以更进一步细分为200毫米WAFER的50纳米凸台高度测量过程中使用的校准晶圆或200毫米WAFER的100纳米凸台高度测量过程中使用的校准晶圆等等。0007显然，随着集成电路加工工艺的日益复杂和多样化，现有这种为每个测量场景在对应的WAF。
9、ER尺寸上加工出相应的度量衡校准晶圆的方法将会导致校准晶圆数量的急剧说明书CN102005436ACN102005449A2/4页4膨胀，而校准晶圆本身都是需要使用更加精密的加工设备专门加工制造的，单个成本十分高昂，相应地这种专用校准晶圆的使用成本也就十分昂贵；此外，由于WFAER加工过程中需要频繁地对各步骤完成后得到的加工尺寸进行测量以确保其符合设定的工艺标准，因此对不同尺寸分别采用不同的校准晶圆进行校准就需要频繁地更换校准器，不仅费时费力，还容易出现误操作。发明内容0008本发明实施例提供一种度量衡校准晶圆，能够支持利用单片WAFER对多种测量场景下的多个尺寸进行测量校准。0009为达到上。
10、述目的，本发明的技术方案具体是这样实现的0010一种度量衡校准晶圆，包括晶圆本体，所述晶圆本体上排列有若干校准单元，每个校准单元具有一矩形区域、以及分布于该矩形区域四角处并用于定位该矩形区域的定位区域；0011每个矩形区域内，具有平行于其设定方向的两个相邻第一校准槽，两个相邻第一校准槽的深度和宽度均相同，所述深度用以在台阶高度的测量场景下进行测量校准；两个相邻第一校准槽之间的间距以及任一第一校准槽的宽度，用以在关键尺寸的测量场景下进行测量校准；所述设定方向为该矩形区域的长边方向或宽边方向。0012所述校准单元，进一步在每个矩形区域内，具有垂直于其设定方向的两个相邻第二校准槽；且两个相邻第二校准。
11、槽与两个相邻第一校准槽的深度和宽度均相同，且两个相邻第二校准槽之间的间距与两个相邻第一校准槽之间的间距也相同。0013所述晶圆本体上进一步排列有与各校准单元一一对应且完全相同的备份校准单元，0014所述校准单元与其对应的备份校准单元关于晶圆直径对称分布。0015所述晶圆本体包括硅晶圆、具有二氧化硅薄膜的晶圆或者具有氮化硅薄膜的晶圆；所述二氧化硅薄膜或氮化硅薄膜的厚度，用以在薄膜厚度的测量场景下进行测量校准。0016由上述的技术方案可见，本发明实施例的度量衡校准晶圆，通过将多种测量场景下需要测量的尺寸类型集中到同一个区域内进行测量，并在一片晶圆上加工出能够对不同尺寸进行校准的校准单元，实现了利用。
12、单片晶圆对多种测量场景下的多个尺寸进行测量校准，大大提高了校准晶圆使用的便利程度，降低了校准晶圆的使用成本。附图说明0017图1为本发明实施例中度量衡校准晶圆的组成结构示意图。0018图2为本发明实施例中校准单元的结构示意图。0019图3为本发明实施例中校准单元中的矩形区域及其中第一校准槽的剖面示意图。0020图4为本发明实施例中一种实际的校准晶圆的示意图。具体实施方式0021为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。说明书CN102005436ACN102005449A3/4页50022本发明实施例提供一种度量衡校准晶圆，其组成结构如图1所。
13、示，包括晶圆本体110，所述晶圆本体110上排列有若干校准单元120；0023其中，校准单元的结构如图2所示，所述校准单元具有一矩形区域201、以及分布于该矩形区域201四角处并用于定位该矩形区域201的定位区域202；0024每个矩形区域201内，具有平行于其长边或宽边方向的两个相邻第一校准槽203，所述矩形区域201及其中的第一校准槽203的剖面示意如图3所示，其中，所述两个相邻第一校准槽203的深度和宽度均相同，所述深度用以在SH的测量场景下进行测量校准；两个相邻第一校准槽203之间的间距以及任一第一校准槽203的宽度，则用于在CD的测量场景下进行测量校准。0025容易理解，在对所述校准。
14、装置进行加工时，通过改变槽的深度、宽度和相邻两槽之间的距离，能够很方便地在一片晶圆上得到多个尺寸不同的校准装置，从而该晶圆能够适用于多种尺寸的测量校准。0026较佳地，为了使校准晶圆使用更加便利，所述校准单元，进一步在每个矩形区域201内，具有与第一校准槽203垂直的两个相邻第二校准槽204，如图2所示，此时，若第一校准槽203平行于矩形区域201的长边方向，则第二校准槽204平行于矩形区域201的宽边方向；反之，若第一校准槽203平行于矩形区域201的宽边方向，则第二校准槽204就平行于矩形区域201的长边方向。所述两个相邻第一校准槽203与两个相邻第二校准槽204的深度和宽度均相同，且两个。
15、相邻第一校准槽203之间的间距与两个相邻第二校准槽204之间的间距也相同。0027则此时，任一第二校准槽204的深度同样可以用于对SH的测量场景进行测量校准，两个相邻第二校准槽204之间的间距以及任一第二校准槽204的宽度则可以用于对CD的测量场景进行测量校准。0028容易理解，为了保证校准器本身尺寸的精确性，制造校准器的材料都需要具有良好的化学惰性和稳定性，以保证其在长时间的使用或保存过程中不会发生诸如缓慢氧化等导致自身尺寸发生改变的现象。因此，本发明实施例所述的晶圆本体可以为硅晶圆、具有二氧化硅SIO2薄膜或具有氮化硅SIXNY薄膜的晶圆，其中X、Y视乎具体加工工艺的不同而不同，比如理想情。
16、况下为SI3N4。所述的三种晶圆都能够较好符合所述对校准器制造材料的要求。0029较佳地，对于晶圆本体为具有SIO2薄膜或SIXNY薄膜的晶圆来说，所述SIO2薄膜或SIXNY薄膜的厚度还可以用于对薄膜厚度的测量场景进行测量校准。同样地，通过改变矩形区域中的SIO2薄膜或SIXNY薄膜的厚度，可以在晶圆本体上得到多个薄膜厚度不同的校准单元，从而对多种薄膜厚度进行测量校准。至于在单片晶圆上加工得到多种厚度的薄膜的方法，可以通过各种已有的加工工艺比如对晶圆中指定区域进行薄膜生长或薄膜淀积方式等进行实现，由于具体方法与本发明没有直接关系，故此处不再详细展开介绍。0030最后，为了避免使用过程中可能发。
17、生的损坏或意外等情况造成的校准单元失效，还可以在所述晶圆本体上进一步设置与各校准单元完全相同的备份校准单元，为了便于实际使用，各校准单元与其相应的备份校准单元可以在晶圆本体上关于晶圆直径对称分布。0031由于所述第一校准槽和所述第二校准槽在尺寸上完全相同，且校准单元与其对应的备份校准单元也完全相同，故下文中为了便于描述，不再进行严格区分，只将其分别统称说明书CN102005436ACN102005449A4/4页6为校准槽和校准单元。0032一种可能的包含各校准单元的校准晶圆，其结构示意图如图4所示，设在本例中，所述校准晶圆为生长了一层SIO2薄膜的晶圆且晶圆直径为300毫米，设图4中位于虚线。
18、所示的晶圆直径左侧的均为校准单元，对称位置处的则为该校准单元对应的备份校准单元，以一个校准单元及其备份校准单元为一组，则所述图4中共包含6组，编号分别为G1G6，各校准单元的矩形区域中，相邻两个校准槽的深度和相邻两个校准槽之间的间距的尺寸如下表1所示，表中各尺寸的单位均为纳米0033校准单元或备份校准单元编号G1G2G3G4G5G6SH50100100200400675CD254570110160250薄膜厚度501001002004006750034表10035由表1可见，在300毫米晶圆加工过程中，凡是属于表1中所列尺寸的测量场景，都可以使用该校准晶圆进行测量校准。0036当然，需要说明的。
19、是，图4所示的校准晶圆以及表1中所列举的尺寸，都只是为了说明本发明实施例而进行的举例，并不表示限定，在实际应用中，各集成电路加工制造商完全可以根据自己的WAFER加工生产的需要设计符合自身要求的校准晶圆。0037由上述可见，本发明实施例提供的度量衡校准晶圆，通过将多种测量场景下需要测量的尺寸类型集中到同一个区域内进行测量，并在一片晶圆上加工出能够对不同尺寸进行校准的校准单元，实现了利用单片晶圆对多种测量场景下的多个尺寸进行测量校准，大大提高了校准晶圆使用的便利程度，降低了校准晶圆的使用成本。0038因此，容易理解，以上所述仅为本发明的较佳实施例，并非用于限定本发明的精神和保护范围，任何熟悉本领域的技术人员所做出的等同变化或替换，都应视为涵盖在本发明的保护范围之内。说明书CN102005436ACN102005449A1/2页7图1图2说明书附图CN102005436ACN102005449A2/2页8图3图4说明书附图CN102005436A。