《中介层、包括该中介层的模块及电子装置.pdf》由会员分享，可在线阅读，更多相关《中介层、包括该中介层的模块及电子装置.pdf（25页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN101996979A43申请公布日20110330CN101996979ACN101996979A21申请号201010241077X22申请日20100730200918467420090807JP201013026620100607JPH01L25/00200601H01L23/498200601H01L27/01200601H01L21/77200601H01L21/48200601H01L21/6020060171申请人索尼公司地址日本东京72发明人秋叶朗御手洗俊池田浩一盛田伸也74专利代理机构北京信慧永光知识产权代理有限责任公司11290代理人陈桂香武玉琴54发明名。
2、称中介层、包括该中介层的模块及电子装置57摘要本发明公开了中介层、包括该中介层的模块及电子装置。所述中介层包括基板，它具有正面和背面；布线，它形成在所述基板的正面侧上并且与半导体芯片电连接；电气元件，它与所述布线连接；以及凹部，它在对应于所述电气元件的位置处从所述基板的背面侧形成。所述模块包括上述中介层和安装在该中介层上的半导体芯片。所述电子装置包括上述中介层、安装在该中介层上的半导体芯片以及用于安装该中介层的安装基板。利用本发明实施例的中介层，能够简化制造步骤，并且该中介层表现出较好的高频特性。对于本发明实施例的包括上述中介层的模块及电子装置，能够提高可靠性和产率。30优先权数据51INTC。
3、L19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书9页附图14页CN101996984A1/1页21一种中介层，其包括基板，它具有正面和背面；布线，它形成在所述基板的正面侧上并且与半导体芯片电连接；电气元件，它与所述布线连接；以及凹部，它在对应于所述电气元件的位置处从所述基板的背面侧形成。2如权利要求1所述的中介层，其中，所述电气元件是无源器件。3如权利要求2所述的中介层，其中，所述无源器件是天线、电感器或耦合器。4如权利要求1所述的中介层，其中，在所述基板上设有介电层，并且所述布线以至少一层的方式设在所述介电层中或所述介电层上。5如权利要求4所述的中介层，其中，所述介电层。
4、包含有机材料。6如权利要求4所述的中介层，其中，在所述基板与所述介电层之间设有绝缘层。7如权利要求1所述的中介层，其中，在所述基板中设有与所述布线连接的贯通电极。8如权利要求1所述的中介层，其中，所述基板是半导体基板或介电基板。9如权利要求8所述的中介层，其中，所述基板是硅基板。10一种模块，其包括中介层；以及安装在所述中介层上的半导体芯片，其中，所述中介层包括基板，它具有正面和背面，所述半导体芯片安装在所述基板的正面侧上；布线，它形成在所述基板的正面侧上并与所述半导体芯片电连接；电气元件，它与所述布线连接；以及凹部，它在对应于所述电气元件的位置处从所述基板的背面侧形成。11如权利要求10所述。
5、的模块，其中，所述半导体芯片以如下方式与安装基板电连接在所述半导体芯片和所述安装基板二者之间隔着所述布线和设置在所述基板中的贯通电极。12一种电子装置，其包括中介层；安装在所述中介层上的半导体芯片；以及与所述中介层电连接的安装基板，其中，所述中介层包括基板，它具有正面和背面，所述半导体芯片安装在所述基板的正面侧上；布线，它形成在所述基板的正面侧上并与所述半导体芯片电连接；电气元件，它与所述布线连接；以及凹部，它在对应于所述电气元件的位置处从所述基板的背面侧形成。权利要求书CN101996979ACN101996984A1/9页3中介层、包括该中介层的模块及电子装置0001相关申请的交叉参考00。
6、02本申请包含与2009年8月7日和2010年6月7日向日本专利局提交的日本优先权专利申请JP2009184674和JP2010130266所公开的内容相关的主题，在此将这两个日本优先权专利申请的全部内容以引用的方式并入本文中。技术领域0003本发明涉及一种用于对各自布线规则互不相同的多个电子装置中的电连接及机械连接起到中继作用的中介层，还涉及包括该中介层的模块及电子装置。背景技术0004在微细化方面已急速改进的半导体芯片的焊盘间距与用于安装该半导体芯片的基板安装基板的焊盘间距之间存在着个位数SINGLEDIGIT以上的间隙。这种间隙导致难以将由于半导体技术的进步而得到的高性能以及高功能芯片的。
7、性能反映到器件或系统上。例如，实际使用的半导体芯片的焊盘间距已经改进到50M以下，而安装基板例如，印刷电路板PRINTCIRCUITBOARD，PCB的焊盘间距为大约500M。将来，可以预期半导体芯片的焊盘间距的微细化还会根据定标规则SCALINGRULE来得以改进。而在此期间，PCB的焊盘间距的微细化会相对缓慢地改进。0005过去，作为用于补偿上述焊盘间距间隙并将半导体芯片与安装基板电连接且机械连接的手段，已经使用了由金AU或铝AL制成的导线。具体地，半导体芯片被贴晶接合DIEBOND机械连接到具有500M级布线规则的有机基板上，并且该有机基板的布线焊盘和该半导体芯片的布线焊盘是通过导线连接。
8、电连接的。0006在信号线中，随着载波频率的提高，长度的影响也变大。对于数字电路的载波，使用了具有400MHZ级时钟频率的信号。同时，对于收发电路的载波，使用了高频带从GHZ至毫米频带。高频率具有短波长。例如，60GHZ的半波长在真空下为25MM，而在PCB上为12MM。在特定信号线的物理长度等于或者大于载波频率的电长度的一半的情况下，在该信号线中会显示出有问题的信号谐振现象。因此，为了保证信号质量，期望制造出这样一种布局该布局中，信号线的长度小于所传送的载波信号的电长度的一半。于是，近年来，开始采用比通过导线而实现的安装模式更小的封装。硅中介层引起了关注，利用该硅中介层，可预期通过很短布线来。
9、减少电力损耗并提高信号质量，而且已经积极地取得了硅中介层的技术发展例如，日本专利公开公报特开200842904号。0007在日本专利公开公报特开200842904号中，硅中介层由用于变换布线间距的布线包括硅贯通孔THROUGHSILICONVIA，TSV以及用于后述天线元件的腔部凹部构成。该硅中介层具有如下结构在中介层基板上集成有设于另外一硅基板上侧硅部分内的天线图形。这样，与作为高频模拟电路的半导体芯片相距的连接距离有所减小，并且能够提高信号质量。0008然而，在上述举例说明的中介层中，存在的一个缺点是它的制造步骤例如，设有说明书CN101996979ACN101996984A2/9页4天线。
10、图形的硅基板的接合步骤、以及对天线部分和半导体芯片部分的图形化加工步骤等变得复杂，因而降低了可靠性和产率。发明内容0009鉴于上述缺点，在本发明中，期望提供一种能够简化制造步骤的中介层，并提供包括该中介层的模块及电子装置。0010本发明实施例提供了一种中介层，其包括基板，它具有正面和背面；布线，它形成在所述基板的正面侧上并与半导体芯片电连接；电气元件，它与所述布线连接；以及凹部，它在对应于所述电气元件的位置处从所述基板的背面侧形成。0011在本例中，“凹部”除了可以是在该凹部的底部处留有基板的形状之外，也可以是通过完全除去该凹部底部处的基板而得到的贯穿形状。0012此外，“凹部，它在对应于所述。
11、电气元件的位置处从所述基板的背面侧形成”指的是该凹部位于如下位置的状态设置在所述基板上的所述电气元件的至少一部分处于该位置的上方。0013本发明另一实施例提供了一种模块，其包括上述本发明实施例的中介层以及安装在所述中介层上的半导体芯片。0014本发明又一实施例提供了一种电子装置，其包括上述本发明实施例的中介层、安装在所述中介层上的半导体芯片以及用于安装所述中介层的安装基板。0015在本发明实施例的中介层、包括该中介层的模块及电子装置中，由于在基板上预先设有布线和电气元件，因此，不需要基板与布线之间的接合步骤，也不需要诸如天线等电气元件和半导体芯片等的图形化步骤等。于是，简化了制造步骤。0016。
12、在本发明实施例的中介层、包括该中介层的模块及电子装置中，由于在基板上设有布线和电气元件，于是，简化了制造步骤。因此，能够提高可靠性和产率。0017根据下面的说明，将会更全面地显示出本发明的其他及进一步的目的、特征和优点。附图说明0018图1是本发明实施例的模块的截面图。0019图2是图1所示的模块的平面图。0020图3是图示了另一示例的模块的截面图。0021图4A和图4B是图1所示模块的无线电发射的特性图。0022图5A图5C是按步骤顺序图示了图1所示模块的制造方法的图。0023图6A图6C是图示了在图5A图5C之后的步骤的图。0024图7是比较例的模块的截面图。0025图8A图8C是按步骤顺。
13、序图示了图7所示模块的制造方法的图。0026图9A图9C是图示了在图8A图8C之后的步骤的图。0027图10A图10B是图示了在图9A图9C之后的步骤的图。0028图11是本发明变形例的模块的截面图。0029图12图示了图11所示的模块的平面图。说明书CN101996979ACN101996984A3/9页50030图13是图示了另一示例的模块的截面图。0031图14是作为模块的应用例的电子装置的功能框图。具体实施方式0032下面参照附图来说明本发明的实施例，进行说明的顺序如下00331整体结构00342制造方法00351整体结构0036图1图示了本发明实施例的包括中介层10A和半导体芯片20。
14、的模块1A的截面结构。图2图示了该模块1A的平面结构。图1是沿图2中的线II得到的截面结构。在中介层10A中，介电层14形成在包括凹部19A的基板11上。在介电层14中设有布线层16和电气元件17在本例中是天线。在介电层14上方，设有与布线层16相连的半导体芯片20。中介层10A以如下方式把半导体芯片20连接到安装基板30在本例中是印制板上该中介层10A与安装基板30二者之间隔着设在基板11中的贯通电极12。0037作为基板11，例如优选使用厚度在50400M范围内的硅SI基板或碳化硅SIC基板，以便与稍后说明的半导体芯片20的材料相匹配。通过与半导体芯片20的材料相匹配，各热膨胀系数就变成大。
15、体上相同，从而提高了半导体芯片20与中介层10A之间接合的可靠性。基板11的材料不限于上述材料，而是也可以使用其他半导体材料或介电材料。其他半导体材料的例子包括SIGE和GAAS。介电材料的例子包括陶瓷、玻璃例如，耐热玻璃PYREX、SD2、石英等、树脂玻璃环氧树脂、BT树脂等、以及有机聚合物。0038基板11在与设在介电层14中的天线17的至少一部分对应的位置处设有凹部19A，该凹部19A具有在基板11背面侧的凹陷。考虑到信号损失的抑制效果的关系，优选将凹部19A形成在与后述的天线17相对的位置处，即，在如图2所示的俯视图中，优选将凹部19A形成得覆盖整个天线17。在本实施例中，在凹部19A。
16、的底部处留有基板11。然而，基板11不是必须留在凹部19A的底部处，如图3所示也可以采用通过完全除去基板11而形成的贯通开口19B。此外，可以不完全除去基板11，而是留着基板11的一部分。具体地，能够以栅栏状或以格子图形来形成凹部19A。此外，凹部19A开口19B的平面图形例如是环形或矩形。然而，凹部19A开口19B的平面图形不限于此，而是根据与布置在该凹部19A开口19B上方的电气元件的形状和尺寸的关系来确定。0039此外，基板11包括具有例如50M直径的贯通电极12。贯通电极12由例如铜CU形成。在贯通电极12的上方和下方分别设有焊盘13A和13B。0040在基板11与介电层14之间设有绝。
17、缘层11A。在绝缘层11A中，在具有例如0014M厚度的氧化硅膜SIO2上形成有具有例如00103M厚度的例如氮化硅膜SIN。如稍后所述，当在基板11中设置凹部19A开口19B时，绝缘层11A用作蚀刻停止层。然而，对于用来获得具有凹部19A开口19B的所谓膜片构件例如本实施例的中介层10A的性能的结构而言，绝缘层11A是可有可无的。0041介电层14由对于高频信号而言具有很小损耗的低介电常数材料例如，苯环丁烯BCB形成。介电层14的厚度由电气特性和机械强度这二者来确定，并且例如是在1M20M范围内。然而，介电层14的最佳膜厚度是根据布线布局规则而变化的。例说明书CN101996979ACN10。
18、1996984A4/9页6如，根据电气特性的需要，按照布线阻抗匹配的观点来确定该膜厚度范围。具体地，例如，当在60GHZ的布线、线宽/间距为50M/50M的高频布线以及微带线的条件下实现50匹配时，需要20M的膜厚度。此外，考虑到与加速进行了窄间距化和多管脚化的互补型金属氧化物半导体COMPLEMENTARYMETALOXIDESEMICONDUCTOR，CMOS的焊盘相对应的线宽/间距，在如下情况下得到了50匹配当线宽/间距为30M/30M时，厚度为12M的情况；当线宽/间距为15M/15M时，厚度为6M的情况；以及当线宽/间距为5M/5M时，厚度为3M的情况。因此，优选通过BCB膜它可以是。
19、几微米以下的薄膜几十微米的厚膜形成技术以及多层膜技术来制造介电层14。此外，作为介电层14，能够使用通常用作介电材料的那些材料之外的其他材料，只要这种材料对于高频信号而言具有很小损耗并且具有即使在如上所述有凹部19A开口19B设在基板11中的情况下也能够保持桥结构的强度即可。具体地，除了可以使用诸如SIO2等无机材料之外，还可以使用类金刚石碳DIAMONDLIKECARBON，DLC。0042在介电层14中，设有布线层16和天线17。布线层16由一层以上的多层布线层在本例中为一层布线16A和布线16B与层间连接布线层贯通接触部15A的组合构成。布线层16由导电材料例如，AL铝、ALCU铝铜等金。
20、属材料制成。在本例中，天线17是由AL布线制成的仿真八木天线。不用说，这种元件不限于此，而是也可使用诸如贴片天线PATCHANTENNA或缝隙天线SLOTANTENNA等无源器件。此外，也可以使用AL之外的其他金属材料。为了保证信号质量，优选把天线17和后述的半导体芯片20布置成彼此接近。通过减小天线17与半导体芯片20之间的距离，能够减小收发电路的累积损失。例如，在通过导线将半导体芯片20和天线17连接起来的情况下，例如长度约为15MM且直径为20M的金AU导线具有08NH寄生电感，且在60GHZ处会产生约1DB的信号损失。然而，在按照本实施例来布置天线17和半导体芯片20的情况下，天线17。
21、和半导体芯片20之间的距离变为200M，并且信号损失大幅度降低到01DB。此外，如上所述通过把天线17形成在凹部19A开口19B上方，减小了由基板引起的信号损失，并且得到了更高的天线增益。如图1、图3、图5A、图5B和图5C所示，通过在介电层14A中形成通孔14A并用金属材料填充该通孔14A，来获得层间连接布线层。然而，层间连接布线层的形式不限于此，可以采用任何形状，只要让不同层中的布线相互连接起来即可。0043图4A图示了中心频率为60GHZ的仿真八木天线的反射特性S11的特性图。图4B图示了远场的无线电发射特性的计算结果三维图示。在该发射特性的主瓣中，膜片天线MEMBRANEANTENNA。
22、的天线增益计算结果为5DBI，不是膜片天线的参考天线的计算结果为10DBI。因此，在本实施例中通过将凹部19A开口19B设在与天线17相对的位置处，能够得到较高的天线增益。0044半导体芯片20是RFIC射频集成电路。在本例中，半导体芯片20是这样的器件它把从例如基带芯片输入的几百MHZ频带的信号上变频UPCONVERT成例如作为毫米频带信号的高频频带信号。半导体芯片20以如下方式与布线16A及16B连接半导体芯片20与布线16A及16B二者之间隔着焊盘21A及21B和焊料层22A及22B。布线16A隔着贯通接触部15A和焊盘13A与贯通电极12连接。同时，布线16B与天线17连接。0045印。
23、制板30是这样的安装基板它上面除了安装有模块1A1B之外还安装有诸如电阻器和电容器等许多电子部件，并且通过用布线把这些电子部件相互连接起来而构成了说明书CN101996979ACN101996984A5/9页7电子电路。0046例如，通过图5A图5C及图6A图6C所示的方法能够制造出模块1A1B。00472制造方法0048首先，如图5A所示，在基板11中形成通孔11B之后，形成绝缘层11A。具体地，在具有例如400M厚度的基板11的正面上图形化地形成蚀刻掩模。接着，在真空条件下利用深反应离子蚀刻DEEPREACTIVEIONETCHING，DRIE装置沿厚度方向对基板11进行蚀刻，从而形成通孔。
24、11B。随后，在例如1000下加热基板11，从而通过在水蒸汽环境下进行的热氧化来形成具有3M厚度的SIO2膜。接着，在基板11正面的SIO2膜上，例如通过化学气相沉积CHEMICALVAPORDEPOSITION，CVD方法形成具有0103M厚度的SIN膜，由此得到绝缘膜11A。0049随后，如图5B所示形成贯通电极12。具体地，例如，在通孔11B的表面上，例如通过物理气相沉积PHYSICALVAPORDEPOSITION，PVD方法形成具有例如50NM厚度的底层钛TI和具有例如300NM厚度的铜CU薄膜，以此作为晶种层未图示。接着，在通过电解铜镀敷工艺将CU填充到通孔11B之后，通过化学机械。
25、研磨CHEMICALMECHANICALPOLISHING，CMP法对基板11进行研磨，从而形成贯通电极12。随后，通过例如光刻以及例如DRIE等干式蚀刻来形成例如100M直径和100NM厚度的ALCU薄膜，以此作为焊盘13A、焊盘13B和焊盘13C。0050接着如图5C所示，形成介电层14A、贯通接触部15A、布线16A、布线16B和天线17。具体地，首先，在基板11的顶面上，利用作为低介电常数材料的BCB通过旋转涂敷法形成介电层14A。在介电层14A中形成到达焊盘13A的通孔14A。此后，用ALCU填充通孔14A从而形成贯通接触部15A。接着，在介电层14A上，通过光刻和干式蚀刻形成布线1。
26、6A、布线16B及天线17。接着，利用同样的方法，在基板11的底面上形成介电层14B、贯通接触部15B、贯通接触部15C、焊盘16C以及焊盘16D。0051随后，如图6A所示，在基板11的顶面上形成介电层14C之后，形成用于将半导体芯片20与布线16A和布线16B相连接的开口18A和开口18B。具体地，利用例如BCB通过旋转涂敷法在基板11的顶面上形成介电层14C之后，通过光刻及干式蚀刻除去用于安装半导体芯片20的区域中的介电层14C。接着，例如在基板11的底面上形成硬掩模。此后，通过例如DRIE对基板11进行蚀刻来形成凹部19A开口19B，由此完成了具有所需膜片结构的中介层10A。作为蚀刻条。
27、件，使用了采用SF6/C4H8进行的垂直加工本领域中所知晓的BOSCH工艺过程或者采用XEF2进行的干式处理工艺。此外，可以使用采用四甲基氢氧化铵TMAH或氢氧化钾KOH的湿式处理工艺。此时，由于设在基板11与介电层14之间的绝缘层11A用作蚀刻停止层，因而蚀刻在绝缘层11A中停止。在绝缘层11A的厚度很小的情况下，可能会发生过蚀刻OVERETCHING。0052接着，如图6B所示，在中介层10A的顶面上安装半导体芯片20。具体地，在例如150和100KPA下将设置在半导体芯片20底面上的焊盘21A和21B热压接合到中介层10A的顶面上。于是，完成了半导体芯片20与中介层10A之间的接合。00。
28、53最后，如图6C所示，隔着凸块32A和32B将中介层10A的焊盘16C和16D与形成在印制板30上的焊盘31A和31B连接在一起，因而把设有半导体芯片20的中介层10A安装到印制板30上。这样，完成了模块1A。说明书CN101996979ACN101996984A6/9页80054在本实施例的中介层10A10B中，在基板11上形成有介电层14，并且布线层16和天线17被包含在介电层14中。此外，在基板11上设置有贯通电极12。中介层10A将印制板30与设在中介层10A上的半导体芯片20隔着贯通电极12连接在一起。如上所述，通过使用中介层10A，能够以电及机械的方式对各自布线间距互不相同的半导。
29、体芯片20和印制板30起到中继作用。0055此外，在基板11的对应于天线17的位置处，设有从基板11的背面侧形成的凹部19A开口19B。因此，抑制了基板11与天线17之间的寄生电容和涡电流EDDYCURRENT。0056如上所述，半导体芯片20和印制板30是基于半导体芯片20侧的连接部中的窄布线间距并基于印制板30侧的连接部中的宽布线间距而连接起来的。构成上述连接部的焊盘以及用于连接这些焊盘的布线是设置在中介层10A的基板11上的介电层14中的布线层16；贯通电极12；以及基板11背面侧上的布线层16焊盘13B和16C以及贯通接触部15B。它们的线宽和间距是通过使用半导体芯片的加工方式而形成的。
30、。因此，与一般的安装基板相比，能够通过个位数以上的精细加工技术或者基于与半导体芯片的布线加工规则等同的规则来进行加工。图1图3中的中介层10A10B的基板11背面侧的右侧布线层16焊盘13C和16D以及贯通接触部15C是在印制板30上进行安装的过程中用于实现机械平衡的假连接层、或者是基板11的GND接地连接层。0057图7图示了比较例的现有模块100的截面结构。在该模块的中介层100A中，第二SI基板211通过接合金属与具有凹部119的第一SI基板中介层111接合，该第二SI基板211具有位于底面上的布线216A和天线217并具有半导体芯片集成电路芯片220。凹部119被设计成容纳着半导体芯片。
31、220。0058为了实际得到这种模块100，可以使用图8A图8C、图9A图9C以及图10A图10B所示的制造步骤。下面简述这些制造步骤中的各个步骤。首先，如图8A所示，对第一SI基板111进行加工，从而形成通孔111B。此后，形成绝缘膜未图示。接着，如图8B所示，在形成贯通电极112A和112B之后，形成焊盘113A、113B、113C和113D。随后，如图8C所示，形成凹部119，由此形成了要作为中介层的第一SI基板111。接着，如图9A所示，在第二SI基板211上形成包括布线216A、布线216B及天线217的介电层214。此后，如图9B所示，通过CMP法将第二SI基板211加工成薄膜。随。
32、后，如图9C所示，在第二SI基板211中设置凹部219，以便得到膜片结构。之后，将半导体芯片220连接过来，由此形成了设有半导体芯片220的第二SI基板211。接着，如图10A所示，通过热压接合使第一SI基板111与第二SI基板211接合起来。然后，最终如图10B所示，通过使用焊料将所得到的半成品安装到印制板130上，从而完成了模块100。0059在上面得到的模块100及其制造方法中存在以下缺点。首先，由于使用了两个SI基板，这自然就增大了模块尺寸。因此，为了对这种增大的尺寸进行弥补，必须有用于获得薄膜的步骤图9B。此外，除了在第一SI基板111中形成凹部119之外，为了来自天线217的无线电。
33、发射，还需要在第二SI基板211的与天线217相对的位置处设置凹部219。此时，由于如上所述已将第二SI基板211加工成薄膜，因而存在着第二SI基板211容易破裂的可能性。另外，在将第二SI基板211安装到第一SI基板111上的过程中，第一SI基板111的贯通电极112A和112B与设在第二SI基板211底面上的布线层216接合。由于该接合步骤的对准精度很低，从而导致了对微细化的制约。另外，在传送频率很高的情况下，说明书CN101996979ACN101996984A7/9页9会呈现出由于布线不匹配等所致的信号损失。此外，必须有用于将第一SI基板111与第二SI基板211接合起来的布线步骤。如。
34、上所述，制造步骤变得复杂。0060然而，在本实施例的中介层10A10B中，由于布线层16被设置在直接形成于基板11上的介电层14中，因而无需前述的那几个步骤。因此，能够简化制造步骤。0061如上所述，在本实施例的中介层10A10B及包含该中介层10A10B的模块1A1B中，由于在基板11上形成有介电层14，并且布线层16和天线17被设在介电层14中，因此，通过将基板11和布线层16一体化，简化了制造步骤，并能够提高产率。0062此外，由于省去了会引起对准精度的降低的接合步骤，因而提高了模块1A1B的特性。此外，由于减少了制造步骤，从而能够降低成本。0063另外，由于半导体芯片20与印制板30是。
35、隔着贯通电极12连接起来的，因而能够减小布线面积。也就是说，能够减小模块1A1B的尺寸。此外，通过使用贯通电极12，能够在模块1A1B上层叠其他的模块。0064此外，在本实施例的中介层10A10B及包含该中介层10A10B的模块1A1B中，在基板11背面侧的与天线17的至少一部分对应的位置处设有凹部19A或贯穿基板11的开口19B。这样，抑制了该基板与该元件之间的寄生电容和涡电流。因此，能够抑制信号损失。0065变形例0066下面根据上述实施例的中介层10A10B及包含该中介层10A10B的模块1A1B的变形例，说明中介层10C10D及包含该中介层10C10D的模块2A2B。图11图示了包括中。
36、介层10C的模块2A的截面结构，该中介层10C具有在基板11中的凹部19A，图12图示了模块2A的平面结构。图13图示了包括中介层10D的模块2B的截面结构，该中介层10D具有在基板11中的开口19B。图11和图13是沿图12中的线IIII得到的截面结构。与第一实施例中相同的构件被赋予相同的附图标记，并省略对它们的说明。0067中介层10C10D通过导线33将布线层16与印制板30连接起来。在基板11上，除了设有其中形成有上述实施例中所说明的布线层16和电气元件17的介电层14之外，还设有用于与印制板30实现导线连接的导线焊盘以及用于除去布线噪声的去耦电容器MIM电容器未图示，同时还设置有芯片。
37、用连接部23。0068在该变形例的中介层10C10D及包含该中介层10C10D的模块2A2B中，由于通过导线33将布线层16与印制板30连接起来，因此，除了具有上述实施例的效果之外，还具有这样的效果能够将模块2A2B自由地布置在印制板30上。此外，在管脚数量少且元件占用面积的差异比球栅阵列封装BALLGRIDARRAY，BGA等中的差异小的情况下，与制造贯通电极12相比，采用由导线33实现的布线则更便宜。因此，还存在能够降低成本的效果。0069应用例0070下面，参照图14来说明使用了本发明实施例的中介层10A的通信装置的结构。图14图示了作为电子装置的通信装置的结构框图。0071图14所示的。
38、通信装置的示例包括移动电话、个人数字助理PERSONALDIGITALASSISTANT，PDA和无线LAN局域网装置。例如，如图14所示，该通信装置包括发送电路300A模块、接收电路300B模块、用于切换发送/接收路径的发送/接收切换器301、说明书CN101996979ACN101996984A8/9页10高频滤波器302和发送/接收天线303。0072发送电路300A包括分别与I通道的发送数据和Q通道的发送数据对应的两个数字模拟转换器DIGITAL/ANALOGCONVERTER，DAC311I和311Q以及两个带通滤波器312I和312Q；调制器320；发送用锁相环PHASELOCKE。
39、DLOOP，PLL电路313；和功率放大器314。调制器320包括分别与上述两个带通滤波器312I和312Q对应的两个缓冲放大器321I和321Q以及两个混频器322I和322Q；移相模块PHASEMODULE323；加法器324；和缓冲放大器325。0073接收电路300B包括高频部330；带通滤波器341；通道选择用PLL电路342；中频电路350；带通滤波器343；解调器360；中频用PLL电路344；分别与I通道的接收数据和Q通道的接收数据对应的两个带通滤波器345I和345Q以及两个模拟数字转换器ANALOG/DIGITALCONVERTER，ADC346I和346Q。高频部330包。
40、括低噪声放大器331；缓冲放大器332和334；以及混频器333。中频电路350包括缓冲放大器351和353；以及自动增益控制AUTOGAINCONTROLLER，AGC电路352。调制器360包括缓冲放大器361；分别与上述两个带通滤波器345I和345Q对应的两个混频器362I和362Q以及两个缓冲放大器363I和363Q；和移相模块364。0074在该通信装置中，在I通道的发送数据和Q通道的发送数据被输入给发送电路300A的情况下，在后面的步骤中对各个发送数据进行处理。也就是，首先，在DAC311I和311Q中将该发送数据转换成模拟信号。随后，在带通滤波器312I和312Q中将该发送信号。
41、频带之外的其他信号成分除去，然后将所得到的信号提供给调制器320。之后，在调制器320中，通过缓冲放大器321I和321Q将该信号提供给混频器322I和322Q，该所得到的信号与对应于由发送用PLL电路313提供的发送频率的频率信号进行混合，然后被调制。之后，这两个混合信号在加法器324中进行加法运算，于是得到了一个系统的发送信号。其间，对于被提供给混频器322I的频率信号，在移相模块323中已将该信号相位移动了90度。这样，I通道信号和Q通道信号相互正交地进行调制。最后，通过缓冲放大器325把信号提供给功率放大器314。于是，对该信号进行放大从而得到给定的发送功率。已在功率放大器314中放大。
42、的该信号经由发送/接收切换器301和高频滤波器302被提供给天线303，从而经由天线303以无线方式发送。高频滤波器302用作这样的带通滤波器其用于除去该通信装置中所发送或接收到的信号中的在频带之外的其他信号成分。0075另一方面，在接收电路300B经由高频滤波器302和发送/接收切换器301从天线303接收信号的情况下，在后面的步骤中对该信号进行处理。也就是，首先，在高频部330中，在低噪声放大器331处对所接收到的信号进行放大。随后，通过带通滤波器341除去所接收频带之外的其他信号成分。之后，通过缓冲放大器332把该信号提供给混频器333。接着，让该信号与由通道选择用PPL电路342提供的。
43、频率信号进行混合，并将给定的发送通道的信号设定为中频信号。因此，经由缓冲放大器334把该信号提供给中频电路350。随后，在中频电路350中，经由缓冲放大器351把该信号提供给带通滤波器343。于是，除去了中频信号频带之外的其他信号成分。所得到的信号随后在AGC电路352中变成基本恒定的增益信号。此后，经由缓冲放大器353将该信号提供给解调器360。随后，在解调器360中，经由缓冲放大器361把该信号提供给混频器362I和362Q。之后，让该信号与由中频用PPL电路344提供的频率信号进行混合。对I通道信号成分和Q通道信号成分进行解调。其间，对说明书CN101996979ACN101996984。
44、A9/9页11于被提供给混频器362I的频率信号，在移相模块364中已将该信号相位移动了90度。这样，对相互正交地进行了调制的I通道信号成分和Q通道信号成分进行解调。最后，分别将I通道信号和Q通道信号提供给带通滤波器345I和345Q，从而除去了I通道信号和Q通道信号之外的其他信号成分。之后，把该信号提供给ADC346I和346Q，从而得到数字数据。因此，得到了I通道接收数据和Q通道接收数据。0076在该通信装置中，应用了前述实施例和前述变形例中所述的中介层10A10D来将天线303、高频滤波器302、带通滤波器341和343、调制器320以及解调器360与安装基板连接起来。因此，由于前述实施。
45、例中所述的作用，得到了较好的高频特性。0077在图14所示的通信装置中，已经说明了将前述实施例和前述变形例中所述的中介层10A10D应用于上述各构件与安装基板之间的连接的情况。然而，应用方式不总限于此。例如，中介层10A10D可以应用于由各自微细化程度互不相同的CMOS器件和MEMS传感器构成的集成元件内的布线连接。在本例中，也能够得到与前述效果相同的效果。此外，中介层10A10D能够应用于模拟电路器件和数字电路器件的集成化。0078虽然已经参照实施例和变形例说明了本发明，但本发明不限于前述实施例等，并且可以做出各种变形。例如，在前述实施例中，使用贯通电极12来连接半导体芯片20与印制板30。。
46、然而，如果使用通孔布线来进行连接，也能得到同样的效果。0079此外，在前述实施例等中，使用天线17作为电气元件无源器件。然而，该元件不限于此，而是也可以使用电感器或耦合器。此外，可以使用无源器件之外的其他电气元件例如高频开关，用作高频传送线路的耦合电容器的变容二极管VARICAPDIODE，等等，或者可以使用与电气元件结合的滤波器或可变滤波器。0080本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。说明书CN101996979ACN101996984A1/14页12图1说明书附图CN101996979ACN10199。
47、6984A2/14页13图2说明书附图CN101996979ACN101996984A3/14页14图3说明书附图CN101996979ACN101996984A4/14页15图4A图4B说明书附图CN101996979ACN101996984A5/14页16图5A图5B图5C图6A说明书附图CN101996979ACN101996984A6/14页17图6B图6C说明书附图CN101996979ACN101996984A7/14页18图7说明书附图CN101996979ACN101996984A8/14页19图8A图8B图8C图9A说明书附图CN101996979ACN101996984A9/14页20图9B图9C图10A说明书附图CN101996979ACN101996984A10/14页21图10B说明书附图CN101996979ACN101996984A11/14页22图11说明书附图CN101996979ACN101996984A12/14页23图12说明书附图CN101996979ACN101996984A13/14页24图13说明书附图CN101996979ACN101996984A14/14页25图14说明书附图CN101996979A。