栅氧化层形成方法.pdf

一种栅氧化层形成方法，包括：对基底执行热氧化操作，在所述基底上形成具有目标厚度的栅氧化层；以缓冲气体对具有所述栅氧化层的基底执行热处理操作，将所述栅氧化层具有的标准阈值调整为目标阈值。一种栅氧化层形成方法，包括：在基底上形成厚度小于目标厚度的第一栅氧化层；利用包含氧基气体的反应气体对具有所述第一栅氧化层的基底执行热处理操作，形成具有目标厚度及目标阈值的栅氧化层。可改变具有目标厚度的栅氧化层对应的CMOS器件的阈值电压，而无需调整阱区离子注入操作。

1.  一种栅氧化层形成方法，其特征在于，包括：
对基底执行热氧化操作，在所述基底上形成具有目标厚度的栅氧化层；
以缓冲气体对具有所述栅氧化层的基底执行热处理操作，将所述栅氧化层具有的标准阈值调整为目标阈值。

2.  根据权利要求1所述的栅氧化层形成方法，其特征在于，执行所述热处理操作的步骤包括：
以缓冲气体对具有所述栅氧化层的基底样片执行热处理操作，所述热处理操作持续T₁时间；
确定经历所述热处理操作后基底样片的中间阈值；
计算所述标准阈值与中间阈值之差以及所述差值与T₁的比值；
计算所述标准阈值与目标阈值之差与所述比值的比值，获得时间T₂；
以缓冲气体对除所述基底样片之外的基底执行热处理操作，所述热处理操作持续T₂时间。

3.  根据权利要求1所述的栅氧化层形成方法，其特征在于：所述缓冲气体包含氮气、氩气或氦气中的一种或其组合。

4.  根据权利要求1所述的栅氧化层形成方法，其特征在于：T₁范围为90～180分钟。

5.  根据权利要求1所述的栅氧化层形成方法，其特征在于：T₂范围为90～180分钟。

6.  根据权利要求1所述的栅氧化层形成方法，其特征在于：执行所述热处理操作的温度范围为750～900摄氏度。

7.  根据权利要求1所述的栅氧化层形成方法，其特征在于：所述缓冲气体的流量范围为5～20升/分。

8.  一种栅氧化层形成方法，其特征在于，包括：
在基底上形成厚度小于目标厚度的第一栅氧化层；
利用包含氧基气体的反应气体对具有所述第一栅氧化层的基底执行热处理操作，形成具有目标厚度及目标阈值的栅氧化层。

9.  根据权利要求8所述的栅氧化层形成方法，其特征在于，执行热处理操作的步骤包括：
以包含氧基气体的反应气体对具有所述第一栅氧化层的基底样片执行热处理操作，获得第二栅氧化层，所述热处理操作持续T₁时间；
确定所述第二栅氧化层对应的基底样片的中间阈值，所述第二栅氧化层与第一栅氧化层的厚度之差小于所述目标厚度与第一栅氧化层的厚度之差；
计算所述第一栅氧化层和第二栅氧化层对应的阈值之差以及所述差值与T₁的比值；
计算所述第一栅氧化层对应的标准阈值与目标阈值之差与所述比值的比值，获得时间T₂；
利用包含氧基气体的反应气体对具有所述第一栅氧化层的基底执行热处理操作，所述热处理操作持续时间为T₂。

10.  根据权利要求9所述的栅氧化层形成方法，其特征在于，执行持续时间为T₂的热处理操作的步骤包括：
计算所述第一栅氧化层与目标厚度的厚度之差对所述时间T₂的比值，获得所述热处理操作的反应速率；
利用包含氧基气体的反应气体以所述反应速率对具有所述第一栅氧化层的基底执行热处理操作，形成具有目标厚度的栅氧化层。

11.  根据权利要求8所述的栅氧化层形成方法，其特征在于：所述氧基气体包含氧气、臭氧中的一种。

12.  根据权利要求8所述的栅氧化层形成方法，其特征在于：所述反应气体还包含氮气、氩气或氦气中的一种或其组合。

13.  根据权利要求8所述的栅氧化层形成方法，其特征在于：T₁范围为90～180分钟。

14.  根据权利要求8所述的栅氧化层形成方法，其特征在于：T₂范围为90～180分钟。

15.  根据权利要求8所述的栅氧化层形成方法，其特征在于：执行所述热处理操作的温度范围为750～900摄氏度。

16.  根据权利要求8所述的栅氧化层形成方法，其特征在于：所述氧基气体的流量范围为50～500sccm。

17.  根据权利要求8所述的栅氧化层形成方法，其特征在于：所述反应气体的流量范围为5～20升/分。

栅氧化层形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种栅氧化层形成方法。
背景技术
阈值电压(Vt)是半导体器件的重要性能参数。传统工艺中，通常通过控制阱区离子注入工艺调整阈值电压。
在进入90nm工艺节点以前，通常采用双栅极(dual gate)工艺制造器件，即每个CMOS器件包含一个核心器件(core gate)和一个输入输出器件(I/O gate)；CMOS器件工作时，对应所述核心器件和输入输出器件的栅氧化层各有其承受的工作电压；如，分别为1.2V和3.3V。
而在进入90nm工艺节点以后，通常采用三栅极(triple gate)工艺制造器件，即每个CMOS器件包含一个核心器件和两个输入输出器件，所述两个输入输出器件为第一输入输出器件和第二输入输出器件。CMOS器件工作时，对应所述核心器件、第一输入输出器件和第二输入输出器件的栅氧化层也各有其承受的工作电压；如，分别为1.2V、1.8V和2.5V。
实践中，需按照客户的要求制造CMOS器件；而个别客户为利于其整条生产线的维护，会要求采用双栅极工艺制造临界尺寸小于90nm的器件。此时，若采用传统的双栅极工艺，为获得具有确定阈值电压的CMOS器件，需对CMOS器件的生产过程进行全面调整，操作繁杂；使得在实际生产中，通常通过采用当前的三栅极工艺制造双栅极器件，同时将制得的一个栅设计成空栅的方式制造符合客户要求的CMOS器件。
但是，若产品要求对应所述核心器件和输入输出器件的栅氧化层承受的工作电压分别为1.2V和3.3V时，各栅氧化层需对应确定的厚度和热预算，若直接制造器件，使对应所述核心器件、第一输入输出器件和第二输入输出器件的栅氧化层承受的工作电压可分别为1.2V、1.8V和3.3V，其中，将具有1.8V工作电压的栅极设置为空栅，虽然，利用双栅极和三栅极工艺形成的栅氧化层的厚度相同，即，可承受的工作电压相同，但是，由于形成具有1.8V工作电压的器件引入的热预算，使得利用双栅极和三栅极工艺相比较，具有3.3V工作电压的所述第二输入输出器件对核心器件的影响不同，为使所述影响等同，通常需对所述第二输入输出器件的阱区离子注入操作进行调整，而离子注入工艺是半导体制程中最复杂的工艺之一，采用调整阱区离子注入的方式调整器件的阈值电压，仍将涉及器件生产过程的全面调整，操作繁杂。如何调整所述阈值电压，以使利用双栅极和三栅极工艺时形成的输入输出器件对核心器件阈值电压的影响等同，成为本领域技术人员亟待解决的问题。
2005年12月21日公布的公告号为“CN1710795”的中国专利申请中提供了一种用于射频电子标签的浮栅结构阈值可调的整流电路，可调节所述浮栅结构的阈值，进而提高标签芯片中的整流电路效率。但是，本方法通过形成特定的整流电路调节所述浮栅结构的阈值，无法从根本上调整单一器件的阈值。
发明内容
本发明提供了一种栅氧化层形成方法，可改变具有目标厚度的栅氧化层对应的CMOS器件的阈值电压，而无需调整阱区离子注入操作。
本发明提供的一种栅氧化层形成方法，包括：
对基底执行热氧化操作，在所述基底上形成具有目标厚度的栅氧化层；
以缓冲气体对具有所述栅氧化层的基底执行热处理操作，将所述栅氧化层具有的标准阈值调整为目标阈值。
可选地，执行所述热处理操作的步骤包括：
以缓冲气体对具有所述栅氧化层的基底样片执行热处理操作，所述热处理操作持续T₁时间；
确定经历所述热处理操作后基底样片的中间阈值；
计算所述标准阈值与中间阈值之差以及所述差值与T₁的比值；
计算所述标准阈值与目标阈值之差与所述比值的比值，获得时间T₂；
以缓冲气体对除所述基底样片之外的基底执行热处理操作，所述热处理操作持续T₂时间。
可选地，所述缓冲气体包含氮气、氩气或氦气中的一种或其组合；可选地，T₁范围为90～180分钟；可选地，T₂范围为90～180分钟；可选地，执行所述热处理操作的温度范围为750～900摄氏度；可选地，所述缓冲气体的流量范围为5～20升/分。
本发明提供的一种栅氧化层形成方法，包括：
在基底上形成厚度小于目标厚度的第一栅氧化层；
利用包含氧基气体的反应气体对具有所述第一栅氧化层的基底执行热处理操作，形成具有目标厚度及目标阈值的栅氧化层。
可选地，执行热处理操作的步骤包括：
以包含氧基气体的反应气体对具有所述第一栅氧化层的基底样片执行热处理操作，获得第二栅氧化层，所述热处理操作持续T₁时间；
确定所述第二栅氧化层对应的基底样片的中间阈值，所述第二栅氧化层与第一栅氧化层的厚度之差小于所述目标厚度与第一栅氧化层的厚度之差；
计算所述第一栅氧化层和第二栅氧化层对应的阈值之差以及所述差值与T₁的比值；
计算所述第一栅氧化层对应的标准阈值与目标阈值之差与所述比值的比值，获得时间T₂；
利用包含氧基气体的反应气体对具有所述第一栅氧化层的基底执行热处理操作，所述热处理操作持续时间为T₂。
可选地，执行持续时间为T₂的热处理操作的步骤包括：
计算所述第一栅氧化层与目标厚度的厚度之差对所述时间T₂的比值，获得所述热处理操作的反应速率；
利用包含氧基气体的反应气体以所述反应速率对具有所述第一栅氧化层的基底执行热处理操作，形成具有目标厚度的栅氧化层。
可选地，所述氧基气体包含氧气、臭氧中的一种；可选地，所述反应气体还包含氮气、氩气或氦气中的一种或其组合；可选地，T₁范围为90～180分钟；可选地，T₂范围为90～180分钟；可选地，执行所述热处理操作的温度范围为750～900摄氏度；可选地，所述氧基气体的流量范围为50～500sccm；可选地，所述反应气体的流量范围为5～20升/分。
与现有技术相比，上述技术方案具有以下优点：
上述技术方案提供的栅氧化层形成方法，通过利用现有工艺形成具有目标厚度的栅氧化层，再在缓冲气体气氛下对所述栅氧化层执行热处理操作，可利用所述热处理操作调节以所述具有目标厚度的栅氧化层作为栅氧化层的器件的阈值，即，无需调整阱区离子注入操作，即可改变具有目标厚度的栅氧化层对应的器件的阈值电压；
上述技术方案提供的栅氧化层形成方法，通过首先利用现有工艺形成厚度小于目标厚度的栅氧化层，再在包含氧基气体的反应气体气氛下，对所述栅氧化层执行热处理操作，利用所述热处理操作既可调节以所述具有目标厚度的栅氧化层作为栅氧化层的器件的阈值，又可调节所述栅氧化层的厚度至目标厚度，即，无需调整阱区离子注入操作，即可改变具有目标厚度的栅氧化层对应的器件的阈值电压。
附图说明
图1为分别采用本发明实施例和传统方法时为获得相同阈值电压所需的栅氧化层厚度的对比示意图；
图2为说明本发明第二实施例中形成第一栅氧化层后的基底结构示意图；
图3为说明本发明第二实施例中对具有所述第一栅氧化层的基底执行热处理操作后获得的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
作为本发明的第一实施例，形成栅氧化层的具体步骤包括：
步骤11：对基底执行热氧化操作，在所述基底上形成具有目标厚度的栅氧化层。
在衬底(substrate)上形成阱区，并定义器件有源区、完成浅沟槽隔离后形成所述基底。所述衬底包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。
采用离子注入工艺形成所述阱区；传统工艺中，形成所述阱区后，再经历后续形成栅氧化层时引入的热氧化操作，完成阈值电压的调整操作。对应确定的工作电压，为形成所述栅氧化层而引入的热氧化操作是确定的；对应确定的所述热氧化操作时，不同的阈值电压对应不同的离子注入过程；即，对于阈值电压的调整，通常通过控制离子注入工艺实现。
利用所述热氧化操作形成栅氧化层，本文件内，将产品要求的栅氧化层的厚度定义为目标厚度。
步骤12：以缓冲气体对具有所述栅氧化层的基底执行热处理操作，将所述栅氧化层具有的标准阈值调整为目标阈值。
对于相同的离子注入操作，所述栅氧化层厚度改变引起形成工艺改变，形成工艺改变将引起对应器件的阈值电压的改变，将具有任一厚度的栅氧化层对应的CMOS器件的阈值电压定义为器件标准阈值电压，简称标准阈值；如，所述栅氧化层厚度为36埃时，所述栅氧化层承受的工作电压为2.5V，标准阈值为0.189V；所述栅氧化层厚度为62埃时，所述栅氧化层承受的工作电压为3.3V，标准阈值为0.178V；所述标准阈值根据产品要求和工艺条件确定。所述热氧化工艺可应用高温氧化设备或氧化炉进行，具体可应用任何传统的工艺，在此不再赘述。所述目标阈值定义为满足产品要求的阈值电压。本发明提供的技术方案适用于目标阈值大于标准阈值的情况。
具体地，标准阈值为0.178V时，若采用三栅极工艺，栅氧化层承受的工作电压应为3.3V，所述栅氧化层厚度应为62埃；但是，实际产品已要求采用三栅极工艺，获得相同的标准阈值，而栅氧化层承受的工作电压为2.5V，所述栅氧化层厚度应为36埃；而按传统工艺，栅氧化层承受的工作电压为2.5V，厚度为36埃时，对应的标准阈值为0.189V，无法获得相同的标准阈值。此时，需要对具有所述栅氧化层的器件执行调整阈值电压的操作。而传统的通过控制离子注入工艺调整阈值电压的方法操作上过于繁琐，本发明的发明人分析后认为，调整所述栅氧化层的形成工艺成为调整阈值电压的指导方向。
本方案采用对具有所述栅氧化层的基底执行热处理操作的方式，使具有不同厚度、对应不同工作电压的所述栅氧化层对器件阈值电压的影响相同。
当产品要求的目标厚度为36埃、承受的工作电压为3.3V、对应的标准阈值为0.178V时，以厚度为36埃、承受的工作电压为2.5V、对应的标准阈值为0.189V的栅氧化层，将其调整为承受的工作电压为3.3V、对应的标准阈值为0.178V的操作为例，详述本方案的实施。
所述缓冲气体包含氮气(N₂)、氩气(Ar)或氦气(He)中的一种或其组合。所述热处理操作可利用炉管进行。
考虑到，热处理操作持续时间影响基底内的注入离子的浓度，而所述基底内的注入离子的浓度影响器件耗尽层中的空间电荷面密度，所述器件耗尽层中的空间电荷面密度又影响阈值电压；具体地，热处理操作持续时间长时，基底内的注入离子的浓度减小，阈值电压减小；由此，本方案采用对包含具有目标厚度的栅氧化层的基底执行热处理操作的方式，调整所述栅氧化层对应的器件的阈值电压。(理论依据见电子工业出版社2005年2月出版的《半导体器件物理》，刘树林、张华曹、柴常春编著，第226-240页，公式[4-10]和[4-35])
其中，为优化制程整合，所述热处理操作中，温度、缓冲气体流量等参数可采用现有工艺，如，执行所述热处理操作的温度范围为750～900摄氏度，具体可为800摄氏度、850摄氏度；所述缓冲气体的流量范围为5～20升/分，具体可为10升/分、15升/分、18升/分。
此时，所述热处理操作的持续时间成为阈值电压调整的关键参数。确定所述热处理操作的持续时间的步骤包括：
步骤121：以缓冲气体对具有所述栅氧化层的基底样片执行热处理操作，所述热处理操作持续T₁时间；步骤122：确定经历所述热处理操作后基底样片的中间阈值；步骤123：计算所述标准阈值与中间阈值之差以及所述差值与T₁的比值；步骤124：计算所述标准阈值与目标阈值之差与所述比值的比值，获得时间T₂；步骤125：以缓冲气体对除所述基底样片之外的基底执行热处理操作，所述热处理操作持续T₂时间。
所述基底样片为各所述基底中的任意一片或多片。所述中间阈值为在阈值电压调整至目标阈值之前，基底经历任一热处理操作后获得的器件的阈值电压。换言之，所述中间阈值大于目标阈值。
具体地，作为示例，对厚度为36埃、承受的工作电压为2.5V、对应的标准阈值为0.189V的栅氧化层，将其调整为承受的工作电压为3.3V、对应的标准阈值为0.178V时，可先以缓冲气体氮气对具有所述栅氧化层的基底样片执行热处理操作，所述热处理操作持续60分钟；确定经历所述热处理操作后基底样片的中间阈值为0.184V；计算所述标准阈值0.189V与中间阈值0.184V之差以及所述差值与T₁60分钟的比值为8.333E-5V/min；计算所述标准阈值0.189V与目标阈值0.178V之差与所述比值的比值，获得时间T₂为130分钟；以缓冲气体氮气对具有所述栅氧化层的基底执行热处理操作，所述热处理操作持续130分钟后，形成栅氧化层。
实践中，T₁范围为90～180分钟，如100分钟、130分钟、150分钟。T₂范围为90～180分钟，如100分钟、130分钟、150分钟。T₁、T₂根据工艺条件及产品要求确定。可利用任何传统工艺确定阈值电压，包括标准阈值、中间阈值、目标阈值。
通过利用现有工艺形成具有目标厚度的栅氧化层，再在缓冲气体气氛下对所述栅氧化层执行热处理操作，可利用所述热处理操作调节以所述具有目标厚度的栅氧化层作为栅氧化层的器件的阈值，即，无需调整阱区离子注入操作，即可改变具有目标厚度的栅氧化层对应的器件的阈值电压。
此外，如图1所示，应用现有技术时，为获得目标阈值，所述栅氧化层的厚度需为62埃；而应用本方案提供的方法时，为获得相同的目标阈值，所述栅氧化层的厚度仅需36埃；即，应用本方案还可在获得相同阈值电压的前提下，使所述栅氧化层的厚度减小，利于器件小型化发展。
作为本发明的第二实施例，形成栅氧化层的具体步骤包括：
步骤31：如图2所示，在基底100上形成厚度小于目标厚度的第一栅氧化层120；
步骤32：如图3所示，利用包含氧基气体的反应气体对具有所述第一栅氧化层120的基底100执行热处理操作，形成具有目标厚度及目标阈值的栅氧化层140。图中虚线标示第一栅氧化层的厚度。
第二实施例与第一实施例的区别在于：执行热处理操作时应用的反应气体不同；在第一实施例中，反应气体为氮气等缓冲气体，所述缓冲气体不易与具有栅氧化层的基底发生化学反应；而在第二实施例中，反应气体中包含氧基气体，所述氧基气体可使具有栅氧化层的基底进一步氧化，将导致所述栅氧化层厚度的增加。
因此，本实施例中，在执行调整阈值电压的热处理操作之前，需使已形成的第一栅氧化层的厚度小于目标厚度；继而，经历所述热处理操作时，在基底上形成具有目标厚度、且其形成工艺已将阈值电压调整为目标阈值的栅氧化层。
所述氧基气体包含氧气、臭氧中的一种。所述反应气体还包含氮气、氩气或氦气中的一种或其组合。为优化制程整合，所述热处理操作中，温度、缓冲气体流量等参数可采用现有工艺，如，执行所述热处理操作的温度范围为750～900摄氏度，具体可为800摄氏度、850摄氏度；所述氧基气体的流量范围为50～500sccm，具体可为100sccm、200sccm、300sccm、400sccm；所述缓冲气体的流量范围为5～20升/分，具体可为10升/分、15升/分、18升/分。
此时，所述热处理操作的持续时间成为阈值电压调整的关键参数。确定所述热处理操作的持续时间的步骤包括：
步骤321：以包含氧基气体的反应气体对具有所述第一栅氧化层的基底样片执行热处理操作，获得第二栅氧化层，所述热处理操作持续T₁时间；步骤322：确定所述第二栅氧化层对应的基底样片的中间阈值，所述第二栅氧化层与第一栅氧化层的厚度之差小于所述目标厚度与第一栅氧化层的厚度之差；步骤323：计算所述第一栅氧化层和第二栅氧化层对应的阈值之差以及所述差值与T₁的比值；步骤324：计算所述目标阈值与第一栅氧化层对应的标准阈值之差与所述比值的比值，获得时间T₂；步骤325：利用包含氧基气体的反应气体对除基底样片之外的基底执行热处理操作，所述热处理操作持续时间为T₂。
执行持续时间为T₂的热处理操作的步骤包括，步骤3251：计算所述目标厚度与第一栅氧化层的厚度之差对所述时间T₂的比值，获得所述热处理操作的反应速率；步骤3252：利用包含氧基气体的反应气体以所述反应速率对具有所述第一栅氧化层的基底执行热处理操作，形成具有目标厚度的栅氧化层。
具体地，作为示例，形成目标厚度为36埃、承受的工作电压为2.5V、对应的标准阈值为0.178V的栅氧化层时，首先，可在基底上形成厚度为33埃的第一栅氧化层，所述第一栅氧化层对应的中间阈值为0.183V；随后，以包含氧基气体氧气和缓冲气体氮气的反应气体对具有所述第一栅氧化层的基底样片执行热处理操作，获得第二栅氧化层，所述热处理操作持续60分钟；再后，确定所述第二栅氧化层对应的基底样片的中间阈值为0.184V，所述第二栅氧化层与第一栅氧化层的厚度之差为1埃；而后，计算所述第一栅氧化层和第二栅氧化层对应的中间阈值之差为0.001V以及所述差值与T₁的比值为1.67E-5V/min；再后，计算所述目标阈值与第一栅氧化层对应的中间阈值之差0.007V与所述比值的比值，获得时间T₂为420分钟；随后，利用包含氧基气体氧气和缓冲气体氮气的反应气体对具有所述第一栅氧化层的基底执行热处理操作，所述热处理操作持续时间为420分钟。
或者，继续计算所述目标厚度与第一栅氧化层的厚度之差3埃对所述时间T₂的比值，获得所述热处理操作的反应速率为0.07埃/分钟；随后，利用包含氧基气体氧气和缓冲气体氮气的反应气体以0.07埃/分钟的反应速率对具有所述第一栅氧化层的基底执行热处理操作，形成具有目标厚度的栅氧化层。
通过首先利用现有工艺形成厚度小于目标厚度的栅氧化层，再在包含氧基气体的反应气体气氛下，对所述栅氧化层执行热处理操作，利用所述热处理操作既可调节以所述具有目标厚度的栅氧化层作为栅氧化层的器件的阈值，又可调节所述栅氧化层的厚度至目标厚度，即，无需调整阱区离子注入操作，即可改变具有目标厚度的栅氧化层对应的器件的阈值电压。
应用本方案还可在获得相同阈值电压的前提下，使所述栅氧化层的厚度减小，利于器件小型化发展。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。