沟槽式肖特基二极管及其制作方法.pdf

一种沟槽式肖特基二极管及其制作方法。该方法包含下列步骤：提供一半导体基板；于该半导体基板上形成一第一掩模层；于该半导体基板中形成一多沟槽结构；于该多沟槽结构的表面上形成一栅极氧化层；于该栅极氧化层上与该第一掩模层上形成一多晶硅结构；对该多晶硅结构进行蚀刻；于部分的该多晶硅结构上与部分的该第一掩模层上形成一第二掩模层；于该第二掩模层上与该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上形成一金属溅镀层；以及对该金属溅镀层进行蚀刻。本发明的沟槽式肖特基二极管的结构能有效地和外在环境作隔绝；其次具有较低的反向电压漏电流、较低的正向偏置电压、较高的反向耐电压值以及较短的反向恢复时间。

1.  一种沟槽式肖特基二极管制作方法，该方法包含下列步骤：
提供一半导体基板；
于该半导体基板上形成一第一掩模层；
根据该第一掩模层对该半导体基板进行蚀刻，以于该半导体基板中形成一多沟槽结构；
于该多沟槽结构的表面上形成一栅极氧化层；
于该栅极氧化层上与该第一掩模层上形成一多晶硅结构；
对该多晶硅结构进行蚀刻，以将该第一掩模层的顶面与部分侧面加以露出；
于部分的该多晶硅结构上与部分的该第一掩模层上形成一第二掩模层，以将该半导体基板、该多晶硅结构和该栅极氧化层的部分表面加以露出；
于该第二掩模层上与该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上形成一金属溅镀层；以及
对该金属溅镀层进行蚀刻，以将该第二掩模层的部分表面加以露出。

2.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中该半导体基板包含一高掺杂浓度的硅基板与一低掺杂浓度的外延层。

3.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中形成该第一掩模层包含下列步骤：
进行一热氧化工艺，而于该半导体基板的表面上形成一第一氧化层；
于该第一氧化层上形成一第一光致抗蚀剂层，且定义该第一光致抗蚀剂层具有一第一光致抗蚀剂图案；
根据该第一光致抗蚀剂图案对该第一氧化层进行蚀刻，以将该第一光致抗蚀剂图案转移至该第一氧化层上而形成该第一掩模层；以及
除去蚀刻后的该第一光致抗蚀剂层。

4.  如权利要求3所述的沟槽式肖特基二极管制作方法，其中该第一光致抗蚀剂图案和该多沟槽结构的样式相对应。

5.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中形成该栅极氧化层包含下列步骤：
对该多沟槽结构进行蚀刻，以将该多沟槽结构的表面进行修饰；
于该多沟槽结构的表面上形成一第二氧化层；以及
除去该第二氧化层，并再于该多沟槽结构的表面上形成该栅极氧化层。

6.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中该多晶硅结构以一化学气相沉积工艺于该栅极氧化层上与该第一掩模层上完成。

7.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中该方法包含下列步骤：于该多晶硅结构内利用硼离子或磷离子进行一离子注入工艺。

8.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中形成该第二掩模层包含下列步骤：
进行一化学气相沉积工艺，而于该多晶硅结构上与该第一掩模层上形成一硼磷氧化层；
于该硼磷氧化层上形成一第二光致抗蚀剂层，且定义该第二光致抗蚀剂层具有一第二光致抗蚀剂图案；
根据该第二光致抗蚀剂图案对该硼磷氧化层进行一接触蚀刻工艺以形成该第二掩模层，而将该半导体基板、该多晶硅结构和该栅极氧化层的部分表面加以露出；以及
除去蚀刻后的该第二光致抗蚀剂层。

9.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中形成该金属溅镀层包含下列步骤：
于该第二掩模层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上进行一金属溅镀工艺，以形成一第一金属层；以及
于该第一金属层上进行该金属溅镀工艺，以形成一第二金属层，而该第一金属层与该第二金属层构成为该金属溅镀层。

10.  如权利要求9所述的沟槽式肖特基二极管制作方法，其中该第一金属层以一钛金属而完成，而该第二金属层为铝、硅、铜的合金。

11.  如权利要求9所述的沟槽式肖特基二极管制作方法，其中该方法包含下列步骤：进行一快速热工艺，以修正该金属溅镀工艺的结果。

12.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中该方法包含下列步骤：
于该金属溅镀层上形成一第三光致抗蚀剂层，且定义该第三光致抗蚀剂层具有一第三光致抗蚀剂图案；
根据该第三光致抗蚀剂图案对部分的该金属溅镀层进行一金属蚀刻工艺，以将该第二掩模层的部分表面加以露出；以及
除去蚀刻后的该第三光致抗蚀剂层。

13.  如权利要求1所述的沟槽式肖特基二极管制作方法，其中该方法包含下列步骤：进行一热融合工艺，以加强该金属溅镀层于该第二掩模层上与该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上的密合。

14.  一种沟槽式肖特基二极管，包含有：
一半导体基板，其内部具有一多沟槽结构；
一第一掩模层，形成于该半导体基板的表面上；
一栅极氧化层，形成于该多沟槽结构的表面上，该栅极氧化层并凸出于该半导体基板的表面；
一多晶硅结构，形成于该栅极氧化层上，该多晶硅结构并凸出于该半导体基板的表面；
一第二掩模层，形成于该第一掩模层上与部分的该多晶硅结构上；以及
一金属溅镀层，形成于该第二掩模层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上。

15.  如权利要求14所述的沟槽式肖特基二极管，其中该半导体基板包含一高掺杂浓度的硅基板与一低掺杂浓度的外延层。

16.  如权利要求14所述的沟槽式肖特基二极管，其中该第一掩模层的形成，为先于该半导体基板的表面上进行一热氧化工艺以形成一第一氧化层，并再对该第一氧化层进行蚀刻而产生。

17.  如权利要求14所述的沟槽式肖特基二极管，其中该栅极氧化层的形成，为先对该多沟槽结构进行蚀刻，以于该多沟槽结构的表面上形成一第二氧化层，并于除去该第二氧化层后再加以形成。

18.  如权利要求14所述的沟槽式肖特基二极管，其中该多晶硅结构的形成，为于该栅极氧化层上进行一化学气相沉积工艺与对应的蚀刻而产生。

19.  如权利要求14所述的沟槽式肖特基二极管，其中该第二掩模层的形成，为先于该多晶硅结构上与该第一掩模层上进行一化学气相沉积工艺以形成一硼磷氧化层，并再对该硼磷氧化层进行一接触蚀刻工艺而产生。

20.  如权利要求14所述的沟槽式肖特基二极管，其中该金属溅镀层包含有：
一第一金属层，形成于该第二掩模层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上；以及
一第二金属层，形成于该第一金属层上；
其中该第一金属层以一钛金属而完成，而该第二金属层为铝、硅、铜的合金。

沟槽式肖特基二极管及其制作方法
技术领域
本发明涉及一种沟槽式肖特基二极管及其制作方法，尤其涉及一制作方法以提供出一种具有较低的反向电压漏电流、较低的正向偏置电压(Vf)、较高的反向耐电压值以及较短的反向恢复时间(tRR)等特性的沟槽式肖特基二极管。
背景技术
肖特基二极管(Schottky Diode)为以电子做为载流子的单极性元件，其特性为速度快，且于加入较低的正向偏置电压(Forward Bias Voltage；Vf)时，便可有较大的顺向电流与较短的反向恢复时间(Reverse Recovery Time；tRR)，但若加入持续增加的反向偏压时，则会有较大的漏电流(与金属功函数及半导体掺杂浓度所造成的肖特基势垒(Schottky Barrier)有关)。而后，有沟槽式的肖特基势垒二极管的提出，通过于沟槽中填入多晶硅或金属来夹止反向漏电流，使元件的漏电能大幅降低。
关于沟槽式的肖特基势垒二极管，其代表性现有技术可参阅美国专利第5365102号(专利名称：SCHOTTKY BARRIER RECTIFIER WITH MOSTRENCH)中所揭示的元件结构与技术；并请参阅如图1(a)至图1(f)所示的主要工艺步骤。首先在图1(a)中，提供有一外延层(epitaxial layer)厚度的半导体基板12，且此基板12具有两表面12a、12b，其中高掺杂浓度(N+型)的阴极区域12c邻近其表面12a，而低掺杂浓度(N型)的漂移区域12d则从高掺杂浓度(N+型)的阴极区域12c伸展至表面12b；并进而于其上成长一二氧化硅层(SiO₂)13，以降低接着要成长的一氮化硅层(Si₃N₄)15的沉积应力，并再于氮化硅层15上形成一光致抗蚀剂层17。
而接着在图1(b)中，利用该光致抗蚀剂层17进行一光刻工艺(lithography)及蚀刻工艺(etching)，以移除部分的氮化硅层15、二氧化硅层13以及基板12，从而将其基板12的漂移区域12d蚀刻出多个分离平台14，且形成为具有一特定深度与宽度的一沟槽结构22。接着在图1(c)中，分别于其沟槽结构22的侧壁22a及底部22b上成长出绝缘性质的一热氧化层16。并在图1(d)中，移除剩下的氮化硅层15和二氧化硅层13，以及于图1(e)中，在其整体结构的上方镀上一金属层23。并接着在图1(f)中，于背面的表面12a处同样进行金属镀制，使其多个分离的平台14能将所接触的金属层23平行连接出单一个阳极金属层18，而于其背面的表面12a处则能形成出一阴极金属层20；使其阳极金属层18与平台14的接触便因所谓的肖特基势垒(SchottkyBarrier)而成为肖特基结，从而完成晶片的工艺。
由上述的方法制作的沟槽式肖特基二极管(Trench MOS Barrier SchottkyRectifier，简称为TMBR)，具有极低的正向偏置电压(Vf)，反向漏电流则受到沟槽结构的夹止，会比无沟槽结构者有更低的漏电流。然而，由于在硅晶片上挖沟槽等工艺所制造出的应力未能有效的得到适当的处理，使得产品在可靠度测试时较容易故障；于实际产品应用时也偶有故障产生。其原因即为应力导致的微细裂痕，最后造成元件故障。
发明内容
为了解决现有技术提出的上述问题，本发明提供一种沟槽式肖特基二极管制作方法，该方法包含下列步骤：提供一半导体基板；于该半导体基板上形成一第一掩模层；根据该第一掩模层对该半导体基板进行蚀刻，以于该半导体基板中形成一多沟槽结构；于该多沟槽结构的表面上形成一栅极氧化层；于该栅极氧化层上与该第一掩模层上形成一多晶硅结构；对该多晶硅结构进行蚀刻，以将该第一掩模层的顶面与部分侧面加以露出；于部分的该多晶硅结构上与部分的该第一掩模层上形成一第二掩模层，以将该半导体基板、该多晶硅结构和该栅极氧化层的部分表面加以露出；于该第二掩模层上与该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上形成一金属溅镀层；以及对该金属溅镀层进行蚀刻，以将该第二掩模层的部分表面加以露出。
本发明另一方面为一种沟槽式肖特基二极管，包含有：一半导体基板，其内部具有一多沟槽结构；一第一掩模层，形成于该半导体基板的表面上；一栅极氧化层，形成于该多沟槽结构的表面上，该栅极氧化层并凸出于该半导体基板的表面；一多晶硅结构，形成于该栅极氧化层上，该多晶硅结构并凸出于该半导体基板的表面；一第二掩模层，形成于该第一掩模层上与部分的该多晶硅结构上；以及一金属溅镀层，形成于该第二掩模层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上。
利用本发明所述的制作方法所完成的沟槽式肖特基二极管的结构，其晶片上位于其肖特基结这一侧的装置(device)设置区域，便能有效地和外在环境作隔绝；还能够使产品的可靠度测试结果较公开应用的沟槽式肖特基二极管结构更为优异。其次，经由相关技术的电性测试后，本发明所提出的沟槽式肖特基二极管具有较低的反向电压漏电流、较低的正向偏置电压(Vf)、较高的反向耐电压值以及较短的反向恢复时间(tRR)等特性。
附图说明
图1(a)至图1(f)，为公开应用的沟槽式的肖特基势垒二极管的主要工艺步骤示意图。
图2(a)至图2(o)，为本发明所提出的沟槽式肖特基二极管的制作方法，其较佳实施例的制作流程示意图。
上述附图中的附图标记说明如下：
12半导体基板             12a、12b表面
12c阴极区域              12d漂移区域
13二氧化硅层             14平台
15氮化硅层               16热氧化层
17光致抗蚀剂层           18阳极金属层
20阴极金属层             22沟槽结构
22a侧壁                  22b底部
23金属层                 30半导体基板
31高掺杂浓度的硅基板     32低掺杂浓度的外延层
32a表面                  33多沟槽结构
41第一氧化层             42第二氧化层
43栅极氧化层             44多晶硅结构
45硼磷氧化层             B1第一光致抗蚀剂层
B2第二光致抗蚀剂层  B3第三光致抗蚀剂层
A1第一掩模层        A2第二掩模层
50金属溅镀层        51第一金属层
52第二金属层
具体实施方式
请参阅图2(a)至图2(o)，为本发明所提出的沟槽式肖特基二极管的制作方法，其较佳实施例的制作流程示意图。如图2(a)所示，首先先提供一半导体基板30；在此实施例中，该半导体基板30包含了有一高掺杂浓度(N+型)的硅基板31与一低掺杂浓度(N型)的外延层32两部分；而其中低掺杂浓度的外延层32形成于高掺杂浓度的硅基板31之上，且其低掺杂浓度的外延层32具有一定的厚度，以提供本发明后续所需的多沟槽结构(Multi-Trench)的蚀刻形成。
接着便于该半导体基板30的表面32a上，也就是对其中的低掺杂浓度的外延层32所在的表面32a，先进行一热氧化(Thermal Oxidation)工艺，而于该半导体基板30的表面32a上形成一第一氧化层41；在此实施例中，该第一氧化层41所具有的厚度可设计约为6000其次，如图2(b)所示，再于该第一氧化层41上形成定义有一第一光致抗蚀剂图案的一第一光致抗蚀剂层B1，用以使该第一氧化层41蚀刻出该第一光致抗蚀剂图案；因而根据所述的该第一光致抗蚀剂图案对该第一氧化层41进行蚀刻，使得该第一光致抗蚀剂图案能转移至该第一氧化层41上。而在此实施例中，所述的该第一光致抗蚀剂图案和后续待形成的多沟槽结构(Multi-Trench)的样式相对应，因而蚀刻后的该第一氧化层41便能成为用以提供蚀刻出沟槽的成长蚀刻硬掩模(Hard Mask)，而成为如图2(c)中所示的一第一掩模层A1。在此实施例中，将该第一氧化层41形成所述的该第一掩模层A1的过程，其所采用的蚀刻方式为干式蚀刻。
承上所述，当该第一掩模层A1于该半导体基板30上形成了之后，便可除去完成蚀刻后的该第一光致抗蚀剂层B1，而呈现出如图2(d)所示的结果。接着，如图2(e)所示，便根据所形成的该第一掩模层A1对该半导体基板30进行沟槽的蚀刻(Trench Etching)，以于该半导体基板30中形成本发明的一多沟槽结构(Multi-Trench)33。而当该多沟槽结构33形成了之后，便是接着对其包含有底部与侧壁的表面进行一粗糙度的修饰(Trench Rounding)，以使其表面因前述的蚀刻过程所产生的粗糙边角能加以去除，而让后续的相关氧化层的形成有较佳的环境。
在此一步骤中，其修饰的处理包含有几个程序。其一为先对该多沟槽结构33进行其表面向下厚度约达数百个大小的干式蚀刻，使得此一较薄的蚀刻处理能修饰其表面；另一方面则是接着前述处理后，于该多沟槽结构33的表面(包含了其底部与侧壁)上形成一第二氧化层42，而该第二氧化层42的设计目的为一种牺牲氧化层(Sacrificial Oxide)，其厚度也不大，也就是通过其形成之后便接着加以除去的过程，来达到修饰该多沟槽结构33的表面的目的。而图2(f)中所示的，为修饰之后再形成该第二氧化层42的示意；因此，接着的步骤便是将该第二氧化层42加以除去，并再于该多沟槽结构33的表面上，也就是包含了于其底部与侧壁上，形成如图2(g)中所示的一栅极氧化层(Gate Oxide)43。而在此实施例中，该栅极氧化层43的形成能凸出于前述的该半导体基板30的表面32a的高度，也就是说，该多沟槽结构33上的该栅极氧化层43能和所述的该第一掩模层A1的部分侧面相接触。
承上所述，当该栅极氧化层43于该多沟槽结构33的表面上形成之后，便接着于该栅极氧化层43上与该第一掩模层A1上形成如图2(h)中所示的一多晶硅结构44。在此实施例中，该多晶硅结构44以一化学气相沉积(ChemicalVapor Deposition，简称为CVD)工艺的方式于该栅极氧化层43上与该第一掩模层A1上完成，使得该多晶硅结构44除了能填满该多沟槽结构33上的该栅极氧化层43中所呈现的空间外，还能从该第一掩模层A1的顶面与其部分侧面上加以整个覆盖。
接着，便是将所形成的该多晶硅结构44加以除去所不需要的部分。在此实施例中，所使用的除去方式为一反蚀刻(Etch Back)工艺，也就是仍以干式蚀刻的方式但不使用任何的光致抗蚀剂图案，而是依所设定的时间来均匀地对该多晶硅结构44进行向下的蚀刻。其蚀刻的结果如图2(i)中所示，使得经过蚀刻之后，该第一掩模层A1的顶面与其一部分的侧面便能够加以露出；而该第一掩模层A1的另一部分的侧面，则仍旧和该栅极氧化层43以及所剩下的该多晶硅结构44相接触。
在此实施例中，于上述步骤完成之后，还在保持如图2(i)所示的样式下进行一离子注入(Ion Implantation)工艺；而在此例中，是利用硼离子或磷离子来做为进行此一离子注入工艺的说明。详细来说，是将硼离子或磷离子于该多晶硅结构44内作均匀地、预定深度的注入，使其能成为在二极管中的一均匀的P型或N型传导材料。接着，便是于该多晶硅结构44上与该第一掩模层A1上，先进行一化学气相沉积(CVD)工艺，以形成如图2(j)所示的一硼磷氧化层45；在此实施例中，该硼磷氧化层45以加入硼、磷杂质的氧化物为材料，以使其熔点能降低，因而在经过加热后(较佳方式是加热到约摄氏800度)，即可使得此种含硼、磷杂质的氧化物具有较软的易流动性质。因此，进而在进行化学气相沉积工艺时，对于如所述的该多晶硅结构44与该第一掩模层A1所呈现的凹陷不一的表面，便能有效地完成其氧化层的覆盖，以及形成其氧化层表面的平坦外观。
承上所述，当该硼磷氧化层45于该多晶硅结构44上与该第一掩模层A1上形成了之后，如图2(k)所示，便再于该硼磷氧化层45上形成定义有一第二光致抗蚀剂图案的一第二光致抗蚀剂层B2，用以根据该第二光致抗蚀剂图案来对该硼磷氧化层45进行蚀刻；进而再除去完成蚀刻后的该第二光致抗蚀剂层B2，而成为如图2(l)中所示的一第二掩模层A2。在此一步骤中，利用该第二光致抗蚀剂层B2所采用的蚀刻方式为一接触蚀刻(ContactEtching)工艺，以使该硼磷氧化层45形成所述的该第二掩模层A2。
其中，此种接触蚀刻工艺能对在该第二光致抗蚀剂图案下的所有氧化层，在此例中包括了为该第一氧化层41的该第一掩模层A1以及此处的该硼磷氧化层45，进行全部的蚀刻；而所述的该第二掩模层A2则仍会覆盖住其下的部分第一掩模层A1。也就是该第二掩模层A2的形成，位于部分的该多晶硅结构44上与部分的该第一掩模层A1上，而该第一掩模层A1的其他部分则和部分的该硼磷氧化层45一起被蚀刻；从而使得该半导体基板30、该多晶硅结构44和该栅极氧化层43的部分表面能加以露出，也就是露出如图2(l)中所示的晶片左侧区域。
当该第二掩模层A2形成了之后，接着便是于该第二掩模层A2上与该半导体基板30、该多晶硅结构44和该栅极氧化层43的部分表面上进行一金属溅镀(Metal Sputtering)工艺，以形成如图2(m)中所示的一金属溅镀层50。而在此实施例中，该金属溅镀层50由一第一金属层51和一第二金属层52这两部分所构成。其分别的形成步骤为，先于该第二掩模层A2上与该半导体基板30、该多晶硅结构44和该栅极氧化层43的部分表面上进行金属溅镀，以形成该第一金属层51，也就是此时该第一金属层51系覆盖了整个晶片的顶面。而在此例中，该第一金属层51可采用一钛金属(Ti)的材料来完成。
接着，再于该第一金属层51上进行金属溅镀，以形成另一层的该第二金属层52，而该第二金属层52为对该第一金属层5 1作整体的覆盖。而在此例中，该第二金属层52的采用为铝、硅、铜(Al/Si/Cu)的合金。因此，该金属溅镀层50(即其中的第一金属层51)与该半导体基板30(即其中的低掺杂浓度(N型)的外延层32)的表面32a相接触时，便能形成所谓的一肖特基结或肖特基势垒(Schottky Barrier)。此外，在此实施例中，于此一步骤后还可包含进行一快速热工艺(Rapid Thermal Processing，简称为RTP)，如此便可有效地修正该金属溅镀工艺的结果。
承上所述，当该金属溅镀层50于该第二掩模层A2上与该半导体基板30、该多晶硅结构44和该栅极氧化层43的部分表面上形成之后，如图2(n)所示，便是再于该金属溅镀层50上形成定义有一第三光致抗蚀剂图案的一第三光致抗蚀剂层B3，用以根据该第三光致抗蚀剂图案来对部分的该金属溅镀层50，也就是针对如图2(n)中所示的晶片右侧区域进行蚀刻；进而再除去完成蚀刻后的该第三光致抗蚀剂层B3，而成为如图2(o)中所示的最后晶片样式。
在此步骤中，利用该第三光致抗蚀剂层B3所采用的蚀刻方式为一金属蚀刻(Metal Etching)工艺，从而能在该第三光致抗蚀剂图案下，对包含了该第一金属层51与该第二金属层52的该金属溅镀层50进行蚀刻，以将所述的该第二掩模层A2位于其晶片右侧区域的部分表面加以露出。此外，在此实施例中，于此一步骤后还可包含进行一热融合(Sintering)工艺，以加强该金属溅镀层50于该第二掩模层A2上与该半导体基板30、该多晶硅结构44和该栅极氧化层43的部分表面上的密合。最后，进行一晶片允收测试(WaferAcceptance Test，简称为WAT)，来对完成所有工艺后的晶片进行结构的电性测试。
因此，图2(o)中所示的最后晶片样式，便为利用本发明所提出的沟槽式肖特基二极管制作方法，所完成的一沟槽式肖特基二极管。由该图所示可知，其结构包含有：一半导体基板30、一第一掩模层A1、一栅极氧化层43、一多晶硅结构44、一第二掩模层A2以及一金属溅镀层50。其中该半导体基板30内部具有一多沟槽结构33；而所示的该第一掩模层A1则形成于和该半导体基板30的部分多沟槽结构33相邻的表面32a上；而该栅极氧化层43则以凸出于该半导体基板30的表面32a的方式，形成于该多沟槽结构33的表面上；同样的，该多晶硅结构44也以凸出于该半导体基板30的表面32a的方式，形成于该栅极氧化层43上；而该第二掩模层A2形成于该第一掩模层A1上与部分的该多晶硅结构44上；而包含该第一金属层51和该第二金属层52的该金属溅镀层50，则便形成于该第二掩模层A2、该半导体基板30、该多晶硅结构44和该栅极氧化层43的部分表面上，且该第二掩模层A2部分位于其晶片右侧区域的表面呈现为露出。
综上所述，相较于公开应用的沟槽式肖特基二极管结构，利用本发明所述的制作方法所完成的沟槽式肖特基二极管的结构，其晶片上位于其肖特基结这一侧的装置(device)设置区域，便能有效地和外在环境作隔绝；换句话说，其结构于第一、第二掩模层A1、A2一侧的区域能成为可有效阻绝电流的一种防护环(guard ring)结构，使其漏电流的现象得以有效改善。而在本发明中，所述的多晶硅结构44和栅极氧化层43的样式凸出于其半导体基板30的表面32a，使得和所覆盖于其上的金属溅镀层50之间便能加强其彼此的结合程度，使产品的可靠度测试结果较公开应用的沟槽式肖特基二极管结构更为优异。其次，经由相关技术的电性测试后，本发明所提出的沟槽式肖特基二极管具有较低的反向电压漏电流、较低的正向偏置电压(Vf)、较高的反向耐电压值以及较短的反向恢复时间(tRR)等特性。如此一来，本发明所提出的沟槽式肖特基二极管及其制作方法，便能有效地解决如现有技术中所述的相关缺陷，进而成功地达成了本发明发展的主要目的。
任何本领域的普通技术人员，可在运用与本发明相同目的的前提下，使用本发明所揭示的概念和实施例变化来做为设计和改进其他一些方法的基础。这些变化、替代和改进不能背离权利要求所界定的本发明的保护范围。因此，本发明得由本领域普通技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求所欲保护的范围。