可同步模拟多台电脑周边设备的控制方法 本发明涉及一种可同步模拟多台电脑周边设备的控制方法，尤指一种可於同一时点同时(同步传送、接收)对多台PC执行资料送收动作之控制方法。
在已有技术中，一般要模拟多台PC(个人电脑以下简称PC)周边设备，其对多台PC执行资料送收动作，其在方法上系先针对某一部PC执行资料送收动作，等送收动作完成后，再执行下一部PC的下一次送收动作，直到其所模拟的PC全数皆执行完毕，再返回执行第一部PC的下一次送收……，因此，当需要控制多台(8台或16台)PC的输出入埠时，常常已超过PC所允许的固定等待送收时间。
而其於电路架构设计上，若要模拟多台(16台)PC的周边设备执行资料送收动作，则要搭配16颗CPU及一颗主控CPU，图1是已有的要对多台PC执行资料送收动作之电路结构图，图1所示的方案，方符合其在传输时间上的需求，由於其要17颗CPU来进行相互沟通及资料传输，故会增加该等CPU内部程式及硬体线路於设计上的复杂度。於是，发明人乃针对上述之缺失，特潜心研究并配合学理之运用，以提出一可於同一时点同时对多台PC执行资料送收动作的控制方法。
本发明的目的之一是提供一可利用同时送收的特性，缩短整体送收时间，以达成用少数电路即可同步模拟多台电脑周边设备的控制方法。
本发明的另一目的是提供一亦可在单位时间内以排序方式依次对多台PC执行送收动作。
本发明的又一目的是提供一具有主动传送及接收的特性的控制单元，利用同一设备要同时模拟多台PC的周边设备时，亦不会造成资料遗失。
为完成上述目的本发明采用下述技术方案，一种可同步模拟多台电脑周边设备的控制方法，其特征在于，透过控制单元内部程式运作，该控制单元可在同一时点对多台PC执行资料送收动作；
其中自控制单元传送资料至各PC之方法，包含下列步骤：
a)．判别有资料传送至PC；
b)．存入各相对应的待传送资料暂存器中；
c)．侦测各台PC的DATA、CLK脚之信号为+5V；
d)．设定各台PC的DATA、CLK脚之信号为+5V，FLAG=1；
e)．令所有FLAG=1地PC，其DATA脚为0V；
f)．令FLAG=1的所有PC，其CLK脚为0V，并维持在一个单位时间后；
g)．令FLAG=1的所有PC，其CLK脚为+5V；
h)．将所有FLAG=1的PC待传送暂存器内的资料，依序将该位元分别放入各PC的DATA脚；
i)．维持CLK=+5V一个单位时间；
j)．回至步骤f)依序执行，直到CLK变化11个周期为止。
下面结合附图及实施例对本发明作进一步说明
图1、是已有的要对多台PC执行资料送收动作的电路结构图。
图2、为本发明的电路结构图。
图3、为本发明控制单元的电路图。
图4、为本发明自控制单元输入资料至PC的时序图。
图5、为本发明自PC输出资料至控制单元之时序图。
图6、为本发明自控制单元传送资料至各别PC之流程图。
图7、为本发明自各PC传送出资料之流程图。
图8、为本发明同时进行传送及接收资料之流程图。
图9、为本发明之另一实施例之电路结构图。
图10、为本发明另一实施例控制单元之电路图。
图11、为本发明之又一实施例之电路结构图。
参见图2、图3所示，本发明系一种可同步模拟多台PC周边设备的控制方法，其在电路结构上包括有多台PC1、一控制单元2及一周边设备(一组键盘、滑鼠)3等；其中：各PC之输出入埠系与PC／AT键盘相同或相类似传输介面格式的所有传输埠(如PC／AT键盘、PS／2键盘、PS／2滑鼠、SUN键盘及滑鼠、DEC ALPHA键盘及滑鼠…)。
控制单元2之输出入埠(P00-P07、P10-P17)系连接於各台PC(PC1-PC4)1，该控制单元2系一微控器(MPU)，其另一端系连接於一周边设备3介面，透过该控制单元2内部程式的运作，其在同一时点可同时对四台PC1执行资料送收动作。
参见图4、图5，本发明自控制单元输入资料至PC之时序图；及自PC输出资料至控制单元之时序图。其传送之资料格式，第1CLK周期为开始位元(StartBit)，第2CLK……9CLK周期为资料位元(Data Bit)，第10CLK周期为检查位元(Parity Bit)，第11CLK周期为停止(Stop)位元。
其中参数T1表在CLK负缘进行资料转移时间；
T2：表在CLK正缘进行资料转移时间；
T3：表CLK不活动时间；
T4：表CLK又活动时间；
T5：表CLK变化至11周期，控制单元即不再开始另一转换的时间；
T7：表CLK不活动时间；
T8：表CLK活动时间；
T9：表控制单元取资料於CLK转换时间。
参见图6所示，为本发明自控制单元传送资料至各别PC之流程图
首先，判断及处理是否有资料要传至各PC60。
将要传送至各PC的资料存入各相对应的待传送资料暂存器中61。
侦测每一台PC的DATA脚，信号是否为+5V 62
侦测每一台PC的CLK脚，信号是否为+5V 63。
设定DATA脚=+5V，CLK脚=+5V的PC，且该PC亦有资料待传输，其相对应Tx FLAG=1(此时即可确定Tx FLAG=1的PC可接收资料)，条件不符者，其Tx FLAG=0 64。
令所有Tx FLAG=1的PC，其DATA脚为0V 65
令Tx FLAG=1的所有PC，其DATA脚为0V，并维持一个单位时间后66。
令Tx FLAG=1的所有PC，其CLK脚为+5V 67
将所有Tx FLAG=1的PC待传送暂存器内的资料依序将该位元(与变化周期相对应)分别於入各PC的DATA脚68。
维持CLK=+5V一个单位时间69。
回至步骤66依序执行，直到CLK变化11个周期691
参见图7所示，系本发明白各PC传送出资料之流程图。
开始，读取每一台PC-每一个输出入埠信号脚(CLK、DATA)71。
侦测每一台PC的DATA脚，信号是否为+5V 72
侦测每一台PC的CLK脚，信号是否为0V 73。
设定DATA脚=0V，且CLK脚=+5V的PC，
其相对应Rx FLAG=1(此时，即可确定Rx FLAG=1的PC有资料要往外传送)，条件不符合者，其Rx FLAG=0 74。
令Rx FLAG=1的所有PC，其CLK脚为0V 75
维持CLK=0V一个单位时间后，再设定CLK=+5V 76。
读取所有Rx FLAG=1的PC，其DATA脚信号，并将DATA脚状态各别存入该PC相对应的暂存器内77。
维持CLK=+5V一个单位时间78。
依序执行回到步骤75，直到CLK变化11个周期为止781。
将暂存器中的资料依输出入埠及储存的先校次序各别选出其中8个位元，即为各PC所传送出的资料79
参见图8所示，本发明同时进行传送及接收资料之流程图。
开始，读取每一台PC。每一个输出入埠信号脚(CLK & DATA)81。
侦测每一台PC的DATA脚，信号是否为+5V或0V 82。
侦测每一台PC的CLK脚，信号是否为5V或0V 83。
判断及处理是否有资料要传送给各别PC84。
将要传送至各PC的资料存入各相对应的待传送资料暂存器中85。
设定DATA脚=+5V，且CLK脚=+5V的PC，亦有资料待传输，其相对应Tx FLAG=1(此时，即可确定Tx FLAG=1的PC可接收资料)，条件不符合者，其Tx FLAG=0 86。
设定DATA脚=0V，且CLK脚=+5V的PC，其相对应Rx FIAG=1(此时，即可确定Rx FLAG=1的PC有资料要往外传送)，条件不符合者，其Rx FLAG=0 87。
令所有Tx FLAG=1或Rx FLAG=1的PC，其DATA脚=0V且CLK脚=+5V 88。
令所有Tx FLAG=1或Rx FLAG=1的PC，其CLK脚=0V并维持一个单位时间后89。
令Tx FLAG=1的所有PC，其CLK脚为+5V 90
将所有Tx FLAG=1的PC待传送暂存器内的资料，依序将该位元(与变化周期相对应)分别放入各PC的DATA脚91。
读取所有Rx FLAG=1的PC，其DATA脚信号，并将DATA脚状态各别存入该PC相对应的暂存器内92
维持CLK=+5V一个单位时间93。
依序执行回到步骤89，直到CLK变化11个周期为止94。
将所有Rx FLAG=1的PC的暂存器中的资料依输出入埠及储存的先后次序各别选出其中8个位元，即为各PC所传送出的资料95。
此时，所有Tx FLAG=1的PC都已传送完毕，所有Rx FLAG=1的PC都已接收完毕96。
参见图9及图10，一可同时对八台PC执行送收动作之电路架构图、电路图，其系在控制单元2之选择接脚端(P20)、两输出入埠(P00-P07、P10-P17)连接於一切换电路单元23，该切换电路单元23连接於一组键盘、滑鼠3介面，藉此，透过该控制单元2内部程式运作，其在同一时点可同时对八台PC(PCI-PC8)1执行资料送收动作。
参见图11，一可同时对十六台PC执行送收动作之电路架构图，其系在控制单元2与键盘、滑鼠3介面之间，透过该控制单元2内部程式运作，其在同一时点可同时对十六台PC(PCI-PCI6)1执行资料送收动作。
此外，本创作亦可在单位时间内，以排序方式依次对多台PC执行资料送收动作。
综上所述，透过本发明设计，可於同一时点同时对多台(八或十六)PC执行资料送收，或在单位时间内以排序方式依次对多台PC执行资料送收动作，如此，即可在紧接著下一个传输动作时，再对有需要传输资料的每一台PC的每一个输出入埠执行送收作业，并可利用少数电路配合其架构单元，即可符合每一台PC对等待时间的要求。