《用于将从卡连接到总线系统上的方法.pdf》由会员分享，可在线阅读，更多相关《用于将从卡连接到总线系统上的方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102378972A43申请公布日20120314CN102378972ACN102378972A21申请号201080014503422申请日20100408102009002281320090408DEG06F13/4020060171申请人罗伯特博世有限公司地址德国斯图加特72发明人P莫尔74专利代理机构中国专利代理香港有限公司72001代理人张涛李家麟54发明名称用于将从卡连接到总线系统上的方法57摘要提出了一种用于将从卡（20）连接到第一总线系统（30）上的方法和一种用于执行所述方法的装置（18）。在所述方法中，信号由所述从卡（20）通过所述第一总线系统（30）传输。
2、到CPU（28），其中为每个从卡（20）分配一个主机（22），并且通过所分配的主机（22）进行每个从卡（20）的信号传输。30优先权数据85PCT申请进入国家阶段日2011093086PCT申请的申请数据PCT/EP2010/0546252010040887PCT申请的公布数据WO2010/115948DE2010101451INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图4页CN102378982A1/1页21一种用于将从卡（20）连接到第一总线系统（30）上的方法，其中信号由所述从卡（20）通过所述第一总线系统（30）传输到CPU（28，42），其中为。
3、每个从卡（20）分配一个主机，并且通过所分配的主机进行由每个从卡（20）经由第二总线系统的信号传输。2根据权利要求1所述的方法，其中作为第一总线系统（30）使用PCIEXPRESS总线系统。3根据权利要求1或2所述的方法，其中通过第二总线系统（32）进行由所述从卡（20）至相应的主机（22）的信号传输。4根据权利要求3所述的方法，其中作为第二总线系统（32）使用VME总线系统。5根据权利要求1或2所述的方法，其中所述从卡（20）的信号被引导到FPGA（46），所述主机（22）实现在所述FPGA中。6根据权利要求1至5之一所述的方法，其中所述第一总线系统（30）具有多个节点（24），并且信号由所。
4、述多个节点（24）传输到中央开关（26）。7一种用于将从卡（20）连接到第一总线系统（30）上的电子装置，尤其是用于执行根据权利要求1至6之一所述的方法，所述电子装置被设计为，将信号由所述从卡（20）通过所述第一总线系统（30）传输到CPU（28，42），其中为每个从卡（20）分配一个主机（22），并且通过所分配的主机进行每个从卡（20）的信号传输。8根据权利要求7所述的电子装置，其中所述主机（22）实现在FPGA（46）中。9一种具有程序代码段的计算机程序，用于在计算机或相应的计算单元上、尤其是在根据权利要求7或8所述的装置（18）中实施所述计算机程序时执行根据权利要求1至6之一所述的方法的。
5、所有步骤。10一种具有存储在计算机可读数据载体上的程序代码段的计算机程序产品，用于在计算机或相应的计算单元上、尤其是在根据权利要求7或8所述的装置（18）中实施所述计算机程序时执行根据权利要求1至6之一所述的方法的所有步骤。权利要求书CN102378972ACN102378982A1/3页3用于将从卡连接到总线系统上的方法技术领域0001本发明涉及一种用于将从卡连接到总线系统上的方法、一种用于执行该方法的装置以及一种计算机程序和一种计算机程序产品。背景技术0002为了在传输装置中传输信号，通常根据预先给定的等级将该装置中的参与者划分为多个从机和通常一个主机。因此，利用主机/从机的概念表示等级管。
6、理的形式。0003文献US6189061B1例如描述了一种具有总线和与总线耦合的多个总线装置的多主机总线系统。此外，设有用于控制通过总线的数据交换的存储器控制装置和用于执行总线分配的分配器。0004在很多应用中，从机通过VME总线（VMEVERSAMODULEEUROCARD）与主机连接。因此称作多用户总线（MULTIUSERBUS），其尤其在过程控制时使用。VME总线的特征在于，VME主机与多个VME从机通信。VME主机于是可以向上级CPU转发这些从机的信号或数据。0005在很多装置中使用VME总线系统，以便将信号输入（INPUT）和输出（OUTPUT）卡与上级CPU连接。在此，VME主机依。
7、次与VME从机通信。在此，异步地设计总线通信。这意味着通过握手方法进行信号或数据的发送。在一些情形中，VME主机的CPU尤其是承担监督和控制任务。但VME主机往往充当VME从机与上级CPU之间的连接环节。0006已知的处理方式的缺点是低数据传输速率、长等待时间和位于现场中的VME从机的迁移能力。0007VME主机与VME从机之间的依次通信限制了可以通过VME总线进行通信的数据量。这决定了小的数据传输速率，而该小的数据传输速率不满足当前市场要求，因为需要显著更高的数据传输速率。0008从上级CPU来看，向VME从机发送信息或者由VME从机接收信息的等待时间很长。在这一点上，市场要求也明显高于串行。
8、VME主机从机通信所能提供的。0009VXS标准是用于VME总线的串行开关方案。在此应当注意，VXS标准（VXSVMEEXTENSIONFORSERIALSWITCHING（用于串行开关的VME扩展）的前提条件是新的电路板设计以及因此明显的产品改变，以便由此消除所述的缺点。因此不能在数据传输速率和等待时间方面对位于现场中的VME从机进行改进。0010为了避免所述缺点，开发了连接VME与PCIEXPRESS的VXS4标准。在此，在VME板上安装另一插头并且通过该另一插头传输如PCIEXPRESS的快速串行信号。发明内容0011所述方法用于将从卡连接到第一总线系统上，其中通过第一总线系统向CPU传。
9、输从卡的信号，其中为每个从机分配一个主机，并且通过所分配的主机进行由每个从卡尤其是经由第二总线系统的信号传输。0012因此，所提出的方法规定，可以通过通信的并行性在数据传输速率和等待时间方说明书CN102378972ACN102378982A2/3页4面改进位于现场中的从卡，例如VME从卡。0013在此，为每个从机分配一个主机。因此，在主机与从机之间构造点到点连接。0014在所述方法的一个构型中，作为第一总线系统使用PCIEXPRESS总线系统。PCIEXPRESS（PERIPHERALCOMPONENTINTERCONNECTEXPRESS（快捷外围部件互联）PCIE）是用于连接外围设备与C。
10、PU的芯片组的扩展标准。0015此外可以规定，由从卡到相应主机的信号传输通过第二总线系统进行。作为第二总线系统通常使用VME总线系统。0016在一个实施方式中，从卡的信号被引导到FPGA（FIELDPROGRAMMABLEGATEARRAY（现场可编程门阵列），主机实现在所述FPGA中。在此，也可以使多个从机、通常为VME从机与一个FPGA连接。在FPGA中于是设立与所连接的从机（VME从机）同样多的主机实体、通常为VME主机实体。于是在FPGA中，数据可以由VME主机传输到PCIEXPRESS总线。因为数据传输在FPGA内进行，所以可以最优和高效地设计所述FPGA。0017另一实施方式规定，。
11、第一总线系统具有多个节点，并且信号由所述多个节点传输到中央开关。通过这种方式进行级联。0018所述用于将从卡连接到第一总线系统上的电子装置尤其用于执行以上所述类型的方法并且被设计用于将信号由从卡通过第一总线系统传输到CPU，其中为每个从机分配一个主机，并且每个从卡的信号传输通过所分配的主机进行。0019作为第一总线系统例如使用PCIEXPRESS总线系统。有规律地通过第二总线系统、例如VME总线系统进行由从卡至相应主机的信号传输。0020在构型中，主机实现在FPGA中。在所述情况中，从机的信号被引导到FPGA。0021所提出的计算机程序包括程序代码段，用于在计算机或相应的计算单元上、尤其是在所。
12、述装置中实施所述计算机程序时执行以上所述的方法的所有步骤。0022计算机程序产品具有所述程序代码段，所述程序代码段存储在计算机可读的数据载体上。0023因此，至少在一些实施方式中，本发明是通过并行方式执行VME从机至上级CPU之间的数据通信的可行方案。在此，为每个VME从机分配一个自己的VME主机。于是可以通过PCIEXPRESS信号向上级CPU传输VME主机的数据。在此，VME主机充当VME从机与上级CPU之间的连接环节。0024本发明的构型的其他优点从具体实施方式和附图中得出。应当理解，以上所述和以下仍要阐述的特征不仅可在分别说明的组合中、而且也可以在其他组合中或者单独地应用，而不脱离本发。
13、明的范围。附图说明0025图1以示意图示出传统的VME总线结构。0026图2以示意图示出根据本发明的一个实施方式的从卡的连接。0027图3以示意图示出用于VME从机的背板的结构。0028图4以透视图示出VXS电路板。具体实施方式说明书CN102378972ACN102378982A3/3页50029根据实施方式在附图中示意性地示出了本发明并且以下参照附图详细地描述本发明。0030图1中呈现了传统的VME总线结构。该示图示出VME总线10，在该VME总线上连接了一系列VME从卡12。此外，VME总线10与VME主机14耦合。VME主机14是VME总线10与例如以太网的另一总线16之间的桥。VME。
14、主机14通过该另一总线16与CPU17连接。0031所示传统结构的缺点是低数据传输速率、长等待时间以及位于现场中的VME从卡12的迁移能力。0032图2示出根据本发明的装置18的实施方式，以说明根据本发明的处理方式。该示图示出多个从卡20，其中这些从卡20中的每一个被唯一地分配给恰好一个主机22。此外，可以看到三个节点24，在该情况中是PCIEXPRESS节点，这些节点分别分配给三个主机22。这些节点24又与中央开关26连接，该中央开关在该情况中构造为PCIEXPRESS开关。开关26向CPU28转发信号。0033所示装置18包括两个总线系统，即第一总线系统30在该情况中是PCIEXPRESS。
15、总线系统，和第二总线系统32在该情况中是VME总线系统。第二总线系统32使从卡20与所分配的主机22连接。第一总线系统30使主机22通过节点24和开关26与PCU28连接。主机22是第一总线系统30与第二总线系统32之间的桥。此外，可以看到具有多个节点24和一个开关26的第一总线系统30的级联。0034图2明确地示出为每个从卡20分配一个主机22。因此实现从机20与主机22之间的点到点通信。通过通信的并行性，装置18在数据传输速率和等待时间方面相对于已知的装置得到了显著改善。0035图3以示意图示出用于VME从机的背板40的可能结构。该示图示出CPU42、PCIEXPRESS开关44和三个FP。
16、GA46。在该实施方式中，VME从机与各一个VME主机FPGA连接，也就是说，主机实现在所示的FPGA46中。在此，FPGA46位于背板40的背侧上。信号总是分别从三个VME从卡引导到FPGA46中的一个。各FPGA46的PCIEXPRESS信号被引导到中央PCIEXPRESS开关44。该开关44又与上级CPU连接。0036在图4中以两个视图呈现了VXS电路板50。在此，电路板50具有三个插头，即插头P0（附图标记52）、插头P1（附图标记54）和插头P2（附图标记56）。插头P154和P256设置用于连接到VME总线上，并且插头P052设置用于例如PCIEXPRESS的快速串行信号。新标准尤其可用于具有六个高度单位（HHENEINHEIT）的VME卡。在具有三个高度单位的卡中，可能缺少用于插头P052的空间。但在本发明中不需要该插头P052。通过现有的VME插头P154和P256引导VME从卡的信号。说明书CN102378972ACN102378982A1/4页6图1说明书附图CN102378972ACN102378982A2/4页7图2说明书附图CN102378972ACN102378982A3/4页8图3说明书附图CN102378972ACN102378982A4/4页9图4说明书附图CN102378972A。