接触结构及半导体器件 本申请是申请日为 2000 年 7 月 14 日、 申请号为 00121737.2、 发明名称为 “接触结 构及半导体器件” 的专利申请的分案申请。技术领域
本发明涉及包括在具有绝缘表面的基片上形成的由薄膜晶体管 ( 下文称作 TFT) 构成的电路加工的半导体器件， 还涉及一种将由 TFT 构成的电路连接到另一基片的电路上 的端子结构。具体地， 本发明提供一种适合于具有像素部分并且驱动电路提供在相同基片 上像素部分周边中的液晶显示器件、 电致发光显示器件、 以及安装有与以上显示器件成一 体的电光器件的电子设备的技术。注意在本说明书中， 半导体器件是指利用半导体特性工 作的一般器件， 不仅以上的液晶显示器件， 而且以上与显示器件成一体的电子设备也归为 半导体器件。 背景技术
在通常为有源矩阵型液晶显示器件的电光器件中， 现已开发了利用 TFT 构成开关 元件和有源电路的技术。TFT 由通过汽相生长在如玻璃基片等的基片上形成作为有源层的 半导体膜形成。如硅或硅锗等由硅作为基本组成部分的材料适合于用做上述半导体膜。此 外， 根据硅半导体膜的制造方法可以得到非晶硅膜或通常如多晶硅膜等的晶体硅膜。
使用非晶硅膜作为有源层的 TFT 由于非晶结构导致的电性能等基本上不能得到 2 几 cm /Vsec 以上的电场效应迁移率。因此， 尽管能够利用 TFT 作为开关元件 ( 像素 TFT) 驱 动在像素部分的每个像素 中形成的液晶， 但不可能形成 TFT 到作为进行图像显示的驱动 电路的程度。为了提供进行图像显示的驱动电路， 现在已使用了通过 TAB( 自动载带键合 ) 法或 COG( 玻板上芯片 ) 法安装驱动器 IC。
另一方面， 对于使用晶体硅作为有源层的 TFT， 可以得到高电场效应迁移率， 以在 相同的玻璃基片上形成各种功能电路。在驱动器电路中， 除了像素 TFT， 电路基本上由 n 沟 道 TFT 和 p 沟道 TFT 组成的 CMOS 电路形成， 例如移位电阻器电路、 电平转移电路、 缓冲电路 以及采样电路， 可以制造在相同的基片上。 为了降低成本和提高质量的目的， 在有源矩阵型 液晶显示器件中使用具有像素和形成在相同的基片上用于驱动像素的驱动电路的有源矩 阵基片。
在如上的有源矩阵基片中， 为了向驱动电路提供电源和输入信号， 在有源矩阵基 片上形成连接到驱动电路的连接布线。采用安装有连接布线和 FPC( 柔性印刷电路 ) 的结 构。各向异性导电膜用于连接基片上的连接布线和 FPC。图 30 示出了通过各向异性导电膜 连接到 FPC 的连接布线的剖面结构。
如图 30 所示， 在有源矩阵基片中， 在位于玻璃基片 1 表面上的绝缘膜 2 上形成连 接布线 3。 FPC4 包括由如聚酰亚胺等柔性材料制成的基片 5， 由铜等构成的多个布线 6 形成 其上。在各向异性导电膜 7 中， 导电隔离物 8 分散到由热或光固化的粘合剂 9( 树脂 ) 内。 连接布线 3 通过导电隔离物 8 电连接到 FPC4 上的布线 6。连接布线 3 是由如铝和钛等的金属膜 3a 以及如 ITO 膜等的透明导电膜 3b 组成的 两个多层结构。由于透明导电膜 3b 使用了如铝等的金属膜， 因而可以降低它的布线电阻。 因此， 担心受导电隔离物 (spacer)8 按压造成金属膜 3a 变形。透明导电膜 3b 由如铟和锡 等的金属氧化物制成， 由此它的硬度高于金属膜 3a。因此， 透明导电膜 3b 形成在金属膜的 表面上， 防止导电膜 3a 受到损伤或变形。
但是， 金属膜 3a 的侧面处于未覆盖状态， 暴露在空气中直到形成各向异性导电膜 7。金属膜 3a 的侧面处于容易受到腐蚀和氧化的 状态， 造成连接布线 3 和 FPC4 的连接可 靠性降低。此外， 在安装 FPC4 的状态中， 金属膜 3a 的侧面接触树脂， 产生防潮的问题。
本发明是为解决以上提到的问题的， 因此本发明的一个目的是在 FPC 和连接布线 之间实现高可靠性连接， 以提供适合于大规模生产的连接布线。 发明内容 为了解决以上问题， 根据本发明的一个方案， 提供一种接触结构， 通过各向异性导 电膜将基片上的连接布线连接到其它基片上的布线， 特征在于引线为由金属膜和透明导电 膜形成的叠层膜， 在各向异性导电膜的连接部分中， 金属膜的侧面由保护膜覆盖。
此外， 根据本发明的另一方案， 提供一种在基片上的半导体器件， 具有由薄膜晶体 管构成的电路， 以及将由薄膜晶体管构成的电路连接到其它电路的连接布线， 特征在于连 接布线为金属膜和透明导电膜的叠层膜， 在与其它电路的连接部分中， 金属膜的侧面由保 护膜覆盖。
此外， 根据本发明的再一方案， 提供一种半导体器件， 包括具有由薄膜晶体管构成 的电路的第一基片， 以及与第一基片相对的第二基片， 特征在于由金属膜和接触金属膜表 面的透明导电膜形成的连接布线和接触金属膜侧面的保护膜形成在第一基片上， 所述连接 布线将由薄膜晶体管构成的电路连接到另一电路。
此外， 根据本发明的又一方案， 提供一种半导体器件， 包括具有由薄膜晶体管构成 的电路的第一基片， 以及与第一基片相对的第二基片， 特征在于由金属膜和接触金属膜表 面的透明导电膜形成的连接布线， 形成在薄膜晶体管上的保持第一基片和第二基片之间间 距的柱形隔离物， 由与柱形隔离物相同材料构成的接触金属膜侧面的保护膜形成在第一基 片上， 所述连接布线将由薄膜晶体管构成的电路连接到另一电路。
附图说明
在附图中 ： 图 1A 和 1B 示出了介绍有源矩阵基片结构的俯视图 ； 图 2 为介绍液晶显示器件的电路结构的方框图 ； 图 3A 到 3D 示出了有源矩阵基片的制造工艺的剖面图 ； 图 4A 到 4D 示出了有源矩阵基片的制造工艺的剖面图 ； 图 5A 到 5C 示出了有源矩阵基片的制造工艺的剖面图 ； 图 6A 到 6B 示出了有源矩阵基片的制造工艺的剖面图 ； 图 7 示出了有源矩阵基片的制造工艺的剖面图 ； 图 8 示出了液晶板的剖面图 ；图 9A 到 9C 示出了连接布线的端子部分的制造工艺的剖面图 ； 图 10A 到 10C 示出了连接布线的端子部分的制造工艺的剖面图 ； 图 11A 到 11C 示出了连接布线的端子部分的制造工艺的剖面图 ； 图 12A 和 12B 示出了连接布线的端子部分和各向异性导电膜的接触结构的剖面 图 13 示出了像素部分的一个像素的俯视图 ； 图 14 介绍了柱形隔离物的形状 ； 图 15A 到 15F 示出了连接布线的端子部分的制造工艺的剖面图 ； 图 16 示出了连接布线的端子部分和各向异性导电膜的接触结构的剖面图 ； 图 17A 到 17C 示出了有源矩阵基片的制造工艺的剖面图 ； 图 18A 到 18C 示出了有源矩阵基片的制造工艺的剖面图 ； 图 19A 到 19C 示出了有源矩阵基片的制造工艺的剖面图 ； 图 20 示出了液晶板的剖面图 ； 图 21A 到 21F 示出了连接布线的端子部分的制造工艺的剖面图 ； 图 22 示出了半导体器件的一个例子 ； 图 23A 到 23F 示出了半导体器件的多个例子 ； 图 24A 到 24D 示出了投影型液晶显示器件的结构 ； 图 25 示出了 ICP 腐蚀装置的等离子体产生机构 ； 图 26 示出了使用多螺旋线圈法的 ICP 腐蚀装置 ； 图 27 示出了锥角 θ 与偏置功率的关系图 ； 图 28 示出了锥角 θ 与 CF4 流速的比值的关系图 ； 图 29 示出了锥角 θ 与钨对抗蚀剂 (W/ 抗蚀剂 ) 的选择率的关系图 ； 以及 图 30 示出了常规的有源矩阵基片的端部和各向异性导电膜的接触结构。图；
具体实施方式
下面介绍本发明的各种实施方式。
实施方式 1
根据本发明的接触结构适合于使用通过各向异性导电膜连接电路的安装法的半 导体器件， 例如有源矩阵型液晶显示器件或 EL 显示器件。参考图 12A 和 12B， 在实施方式 1 中介绍应用到有源矩阵型液晶显示器件时本发明的接触结构。
有源矩阵基片上的连接布线 183 通过端子部分 182 中的各向异性导电膜 195 电连 接到 FPC191。 在形成有源矩阵基片上的 TFT 的源 / 漏布线的相同工艺中形成连接布线 183。 换句话说， 连接布线 183 由与源 / 漏布线相同的材料形成并形成在与源 / 漏布线相同的层 中。连接布线 183 为金属膜 140 和透明导电膜 141 的叠层膜。在各向异性导电膜 195 的连 接部分中， 连接布线 183 的侧面由保护膜 174 覆盖。
在该结构中， 金属膜 140 的侧面由保护膜 174 覆盖。因此， 在 连接部分中， 金属膜 140 由透明导电膜 141、 绝缘膜 109、 以及保护膜 174 环绕并接触， 没有暴露在空气中的机会。 因此， 可以防止金属膜 140 的腐蚀。
可以使用形成在源 / 漏布线上层上的绝缘膜形成保护膜 174。 在实施方式 1 中， 在形成柱形隔离物 172 的相同工艺中形成保护膜 174， 形成柱形隔离物 172 是为了保持第一基 片和相对基片之间的间距。
此外， 在与图 16 中所示的 TFT 的栅极布线的相同工艺中形成连接布线 303。 此时， 连接布线 303 由与栅极布线的相同的材料形成并形成在与栅极布线相同的层中。此外， 保 护膜 304 由在栅极布线和源 / 漏布线之间形成的绝缘膜 138 和 139 形成。
根据本发明， 连接布线由覆盖金属膜表面形成的透明导电膜的叠层膜形成。金属 膜不限于单层膜。金属膜的厚度在 100nm 和 1μm 之间。金属膜可以是由选自铝 (Al)、 钽 (Ta)、 钛 (Ti)、 钼 (Mo) 以及钨 (W) 组成的组中的一种元素作为它的基本成分的金属层， 或者 至少含有一种金属元素的合金层。给出以下合金 ： Mo-W 合金、 Mo-Ta 合金、 或以上列出元素 的氮化物， 例如氮化钽 (TaN)、 氮化钨 (WN)、 氮化钛 (TiN)、 以及氮化钼 (MoN)。此外， 金属膜 可以包括如硅化钨、 硅化钛以及硅化钼等的硅化层。
透明导电膜的厚度在 50nm 和 0.5μm 之间。使用溅射法和真空蒸发法形成的如氧 化铟 (In2O3) 或氧化铟 / 氧化锡合金 (In2O3-SnO2:ITO) 可以用做透明导电膜的材料。用盐 酸溶液进行这种类型材料的腐蚀处理。然而， 特别是 ITO 的腐蚀容易产生残留物。因此， 可 以使用氧化铟 / 氧化锌合金 (In2O3-ZnO) 以便适合于腐蚀工艺。与 ITO 相比， 氧化铟 / 氧化 锌合金具有优良的平滑表面特性， 还具有优良的热稳定性。 因此， 在接触 Al 的漏极布线 169 的边缘表面， 可以防止与 Al 的腐蚀反应。类似地， 氧化锌 (ZnO) 也是合适的材料。为了进 一步提高可见光的透射度和传导率， 可以使用掺有镓的氧化锌 (ZnO:G) 等。 实施方式 2
此外， 当在与栅极布线相同的工艺中形成连接布线时， 栅极布线和连接布线的剖 面形状可以为锥形。由于将栅极布线形成锥形， 膜厚度由中心朝侧面减小。由于所述膜厚 度的变化， 如以后将介绍的实施例中所示， 在用栅极布线作为掩模掺杂半导体膜的工艺中， 通过利用膜厚度的变化得到掺杂到半导体膜内的杂质浓度的变化。
应用利用高密度等离子体的干法腐蚀形成锥形栅极布线。 作为获得高密度等离子 体的一种方法， 利用微波或 ICP( 感应耦合等离子体 ) 的腐蚀装置很合适。特别是， ICP 腐 蚀装置可以容易地控制等离子体以及处理大表面积基片的操作。
作为高精度地进行等离子体处理的一种方法， 利用 ICP 的等离子体处理装置使用 了通过将高频电能施加到由通过阻抗匹配装置串联连接的由四个涡流形线圈部分形成的 多螺旋线圈而形成等离子体的方法。每个涡流形线圈部分的长度设置为比高频的波长长 1/4 倍。此外， 构成等离子体处理装置， 使不同高频的电能也施加到保持要处理物体的基座 电极， 由此增加了偏置电压。利用 ICP 和等离子体处理装置的等离子体处理法公开在日本 专利申请特许公开 No. 平 9-293600 中。
图 25 示意性地示出了利用所述类型的 ICP( 例如， 腐蚀装置 ) 的等离子体处理装 置的结构。在室顶部的石英基片 11 上， 设置天线线圈 12， 并通过匹配器 13 连接到 RF 电源 14。此外， 要进行等离子体处理的基片放置在面向天线线圈的基座电极 15 上。基座电极 15 也通过匹配器 16 连接到 RF 电源 17 上。当 RF 电流施加到基片上的天线线圈 12 时， RF 电 流 J 在天线线圈 12 中 α 方向中流动， 由此根据公式 1 在 Z 方向中产生磁场 B。
( 公式 1)
μoJ ＝ rot B(μo 为磁导率 )
然后， 按照法拉第的电磁感应定律， 在 θ 方向中发生感应电场 E。 ( 公式 2)当电子在 α 方向中加速由此与感应电场 E 中的气体分子碰撞时产生等离子体。 由 于感应电场 E 的方向为 α 方向， 因此由带电颗粒与腐蚀室或基片的壁碰撞造成失去电荷的 可能性降低。因次， 即使在约 1Pa 的低压下也会产生高密度等离子体。此外， 在向下的流中 基本上没有任何磁场 B， 造成已展宽为片形的高密度等离子体区。
为了用 ICP 得到高密度等离子体， 需要使高频电流 J 低损耗地流动到天线线圈 12， 对于大面积， 必须降低它的阻抗。因此， 采用其中天线线圈分叉的方法很有效。
调节要施加到天线线圈 12( 施加 ICP 电源 ) 的各 RF 电源和基片一侧的下电极 15( 施加偏置功率 ) 可以独立地控制等离子体密度和自偏置电压。 此外， 可以根据要腐蚀的 膜采用不同频率的 RF 电源。
要用 ICP 腐蚀装置得到高密度的等离子体， 需要 RF 电流 J 低损耗地流动到天线线 圈 12。必须减少天线线圈 12 的电感以便形成大表面积的基片。如图 26 所示， 现在已开发 了具有分叉天线的多螺旋线圈 22 的 ICP 腐蚀装置以达到以上所述的条件。在图 26 中， 参 考数字 21 代表石英基片， 参考数字 23 和 26 代表匹配器， 参考数字 24 和 27 代表 RF 电源。 此外， 在室的底部， 通过绝缘体 29 提供支撑基片 28 的基座电极 25。
如果采用使用 ICP 并提供有多螺旋线圈的腐蚀装置， 那么耐热导电材料的腐蚀可 以进行得很好， 此外， 可以形成具有期望的锥角 θ 的布线。
调节 ICP 腐蚀装置的偏置功率密度由此得到需要的锥角 θ。图 27 示出了偏置功 率与锥角 θ 的关系图。如图 27 所示， 可以根据偏置功率密度控制锥角 θ。图 27 中示出的 是已形成为玻璃基片上的固定图形的 W 膜构图的边缘部分的锥形 ( 锥角 ) 的检验结果。图 28 示 出了偏置功率 (13.56MHz) 与锥角的关系， 偏置功率施加到基片一侧。在通常的条件 下， 放电功率 ( 要施加到线圈的高频功率， 13.56MHz) 设置为 3.2W/cm2， 压力设置为 1.0Pa， 使用 CF4 和 Cl2 作为腐蚀气体。腐蚀气体 CF4 和 Cl2 的流量都设置为 30SCCM。
如图 27 所示， 显然当偏置功率在 128 到 384mW/cm2 范围内时， 锥角在 70°和 20° 之间改变。注意 CF4 和 Cl2 的流量都设置为 30SCCM。
从图 28 显示的实验中可以看出， 锥角也可以由 60°变到 80°。图 28 的实验条 件示出了检验锥角与腐蚀气体流量比例的关系的结果。注意在 CF4 和 Cl2 的总流量设置为 60SCCM 的条件下， CF4 的流量在 20 到 40SCCM 的范围内改变。 此时的偏置功率设置为 128mW/ 2 cm 。
此外， 认为锥角 θ 与腐蚀钨和抗蚀剂的腐蚀选择性有关。图 29 示出了锥角 θ 与 腐蚀钨和抗蚀剂的腐蚀选择性的关系图。以此方式使用 ICP 腐蚀装置， 当适当地确定偏置 功率密度和腐蚀气体流量的比例时， 可以很容易地形成具有 3°和 60°之间所需要的锥角 的布线。
此外， 要考虑 ICP 腐蚀装置的耐热导电材料的处理特性。除了 W 膜和 Ta 膜外， 经 常使用钼 - 钨 (Mo-W) 合金 ( 成分比例为 Mo ∶ W ＝ 48 ∶ 50wt％ ) 作为栅电极材料， 这里显 示了腐蚀速度的典型值、 可采用的腐蚀气体、 以及对变为栅电极基底的栅绝缘膜的选择率。 栅绝缘膜为由等离子体 CVD 形成的氧化硅膜或氮氧化硅膜。这里的选择率定义为栅绝缘膜的腐蚀速率与每个材料的腐蚀速度的比值。
表1
材料 Ta Mo-W 腐蚀速度 (nm/min) 140-160 40-60 对栅绝缘膜的选择率比 6-8 0.1-2 CF4+Cl2 Cl2 CF4+Cl2
Ta 膜的腐蚀速度在 140 和 160nm/min 之间， 对栅绝缘膜的选择率在 6 和 8 之 间。该值超过了当 W 膜的腐蚀速度在 70 到 90nm/min 的范围内时 W 膜对栅绝缘膜在 2 和 4 之间选择率的值。因此， 从可加工性的角度上来看， 也可以采用 Ta 膜。虽然未在表中示出， Ta 膜的电阻率在 20 和 30μΩcm 之间， 与电阻率在 10 和 16μΩcm 之间的 W 膜相比， Ta 膜 的电阻率较高， 成为难点。
另一方面， Mo-W 合金的腐蚀速度较低， 在 40 和 60nm/min 之间， 对栅绝缘膜的腐蚀 率在 0.1 和 2 之间。从可加工性的角度可以看出， 不能采用该材料。从表 1 中可以看出， Ta 膜显示了最好的结果。然而， 如上所述， 当考虑电阻率时， 考虑了所有的因素之后认为 W 膜 很合适。
此外， 对于干法腐蚀的腐蚀气体， 可以使用含有氟气体和含有氯气体的混合气体。 可以使用选自 CF4、 C2F6 和 C4F8 的气体作为含有氟的气体， 使用选自 Cl2Cl2、 SiCl4 和 BCl4 的 气体作为含有氯的气体。
实施例 1
本实施例涉及有源矩阵型液晶板。图 1A 示出了本实施例的有源矩阵基片的俯视 图， 其中像素部分和驱动像素部分的薄膜晶体管的驱动电路形成其上， 还示出了形成在有 源矩阵基片上的柱形隔离物和密封剂之间的位置关系。
如图 1A 所示， 在玻璃基片 101 上， 提供有设置有薄膜晶体管的像素部分 188、 扫描 信号驱动电路 185 以及作为驱动设置在像素部分中的薄膜晶体管的驱动电路的图像信号 驱动电路 186。此外， 提供如 CPU 或存储电路等的信号处理电路 187。
在像素部分 188 中， 由扫描信号驱动电路 185 延伸出的栅极布线 189 以及从图 像信号驱动电路 186 延伸出的源极布线 190 相交成矩阵形成像素。每个像素提供有像素 TFT204 和存储电容器 205。
柱形隔离物 172 为由树脂制成的圆柱形结构的物体， 用于保持 有源矩阵基片和 相对基片之间的间距。 提供在像素部分 188 中的柱形隔离物 172 不仅可以提供到每个像素， 也可以提供到以矩阵形排列的几个像素或几十个像素。换句话说， 构成像素部分的像素总 数与隔离物数量的比例在 20％和 100％之间比较好。此外， 代替柱形隔离物 172， 驱动电路 185 到 187 提供有覆盖电路的整个表面的树脂。根据本实施例中源极布线和漏极布线的位 置提供柱形隔离物。
在基片 101 上， 密封剂 186 形成在像素部分 188、 扫描信号驱动电路 185、 图像信号 驱动电路 186、 以及其它电路的信号处理电路 187 外部， 外部输入 / 输出端子 182 的内部。
有源矩阵基片 101 上的驱动电路 185 到 187 通过连接布线 183 电连接到外部电源 或外部电路。连接布线 183 和驱动电路 185 到 187 的 TFT 的源极 ( 漏极 ) 布线同时形成。 端子部分 182 和连接布线 183 一体地形成， 并成为与其它基片上布线的连接部分。图 1B 示出了端子部分 182 的局部放大图。
如图 1B 所示， 端子部分 182 的侧面覆盖有保护膜 173。 端子部分 182 中的连接布线 183 通过各向异性导电膜电连接到 FPC191 的布线 191b。参考数字 191a 代表提供有 FPC191 的基片。
图 2 示出了有源矩阵基片 101 的电路。图像信号驱动电路 186 由移位电阻器电路 501a、 电平转移电路 502a、 缓冲电路 503a、 以及采样电路 504 组成。此外， 扫描信号驱动电 路 185 由移位电阻器电路 501b、 电平转移电路 502b、 以及缓冲电路 503b 组成。
移位电阻器电路 501a 和 501b 的驱动电压在 5 和 16V 之间 ( 通常为 10V)。形成该 电路的 CMOS 电路由如图 6 所示的第一 p 沟道 TFT200 和第一 n 沟道 TFT201 形成。虽然电 平转移电路 502a 和 502b 以及缓冲电路 503a 和 503b 的驱动电压较高， 在 14 和 16V 之间， 但可以使用与移位电阻器中的 TFT 等同的 TFT。 此外， 在这些电路中将栅极形成为多栅极结 构很有效， 由此提高了耐压性并改善了可靠性。
采样电路 504 由模拟开关形成， 它的驱动电压在 14 到 16V 之间。由于极性交替 地反转驱动并且需要减小关断电流值， 因此需要采样电路 504 由如图 6 所示的第二 p 沟道 TFT202 和第二 n 沟道 TFT203 形成。当 p 沟道 TFT202 的关断电流值成问题时， 由将在实施 例 2 中介绍的工艺形成提供有偏置区的单漏极构成的 TFT 用于形成该电路。 此外， 像素部分的驱动电压在 14 和 16V 之间。从减少功率消耗的角度来看， 需要 将像素部分的关断电流值减小到比采样电路的关断电流值小。因此， 需要像素部分为图 6 中所示像素 TFT204 的多栅极结构， 此外， 可以是提供有 LDD 区的结构。
注意仅示出了像素部分 188 和驱动电路 185 和 186 的方框结构。根据以后将介 绍的 TFT 的工艺， 如信号分配电路、 分频电路、 D/A 转换器、 γ 校正电路、 运算放大器电路以 及更进一步的信号处理电路 187， 如存储电路和算术运算电路， 以及更进一步的逻辑电路都 可以形成在相同的基片上。根据本发明， 可以实现具有形成在相同的基片上的像素部分和 驱动电路部分的半导体器件， 例如可以实现提供有信号驱动电路和像素部分的液晶显示器 件。
下面， 介绍有源矩阵基片的制造工艺。图 3A 到 7 示出了像素部分 188 和驱动电路 的制造工艺。图 9A 到 11C 示出了连接布线 183 的端子部分 182 的制造工艺。在这些图中， 相同的参考数字代表相同的组成部分。
可以使用由康宁玻璃 #7059 和 #1737 为代表的钡硼硅玻璃或铝硼硅玻璃作为基片 101。除了这些玻璃基片之外， 也可以使用不具有光学各向异性的塑料基片， 例如聚对苯二 甲酸乙二酯 (PET)、 聚萘二甲酸乙二酯 (PEN)、 聚醚砜 (PES) 等。使用玻璃基片时， 可以在比 玻璃应变点低约 10 到 20℃的温度下预先热处理基片。包括如氧化硅膜、 氮化硅膜或氮氧 化硅膜等的底膜 102 形成在其上形成有 TFT 的基片 101 的表面上， 以防止杂质从基片 101 扩散。例如， 形成由 SiH4、 NH3 和 N2O 通过等离子体 CVD 形成厚度为 10 到 200nm( 优选 50 到 100nm) 的氮氧化硅膜 102a 和类似地由 SiH4 和 N2O 形成厚度为 50 到 200nm( 优选 100 到 150nm) 氢化的氮氧化硅膜 102b 的叠层 ( 图 3A)。
通过使用常规的平行板型等离子体增强 CVD 形成氮氧化硅膜。在 325℃的基片温 度、 40Pa 的反应压力、 0.41W/cm2 的放电功率密度、 以及 60MHz 的放电频率的条件下， 通过将 10sccm 的 SiH4、 100sccm 的 NH3 和 20sccm 的 N2O 引入到反应室内， 形成氮氧化硅膜 102a。通
过仅改变基片温度和改变反应气体形成这些膜。
由此形成的氮氧化硅膜 102a 具有 9.28×1022/cm3 的密度， 在含 7.13％的氟化氢铵 (NH4HF2) 和 15.4％的氟化铵 (NH4F) 的混合溶液中 (“LAL500” ， Stella Chemifa 公司的产 品 )20℃下具有约 63nm/min 的慢腐蚀速率， 为致密坚硬的膜。 当所述膜用做底膜时， 可以有 效地防止碱金属元素从玻璃基片扩散到形成其上的半导体层内。
接下来， 通过例如等离子体 CVD 或溅射等已知的方法形成具有 25 到 80nm( 优选 30 到 60nm) 厚度和非晶结构的半导体膜 103a。例如， 通过等离子体 CVD 形成厚度为 55nm 的非 晶硅膜。具有所述非晶结构的半导体膜包括非晶半导体膜和微晶半导体膜， 也可以使用具 有如非晶硅 - 锗膜等非晶结构的化合物半导体膜。可以连续地形成底膜 102 和非晶半导体 层 103a。 例如， 通过以上介绍的等离子体 CVD 工艺连续地形成氮氧化硅膜 102a 和氢化的氮 氧化硅膜 102b 之后， 通过将反应气体由 SiH4、 N2O 和 H2 转换为 SiH4 和 H2， 或仅为 SiH4 进行 连续地淀积， 同时不暴露到空气气氛。由此， 可以防止氢化的氮氧化硅膜 102b 的表面沾污， 并且可以减小要制造的 TFT 的特性变化和阈值电压的波动。
然后进行晶化步骤由非晶半导体膜 103a 形成晶体半导体膜 103b。 激光退火法、 热 退火法 ( 固相生长法 ) 或快速热退火法 (RTA) 可以用做该方法。使用具有低耐热的玻璃基 片或塑料基片时， 优选 使用激光退火法。 RTA 法使用 IR 灯、 卤素灯、 金属卤化物灯或氙灯作 为光源。此外， 可以根据日本专利申请特许公开 No. 平 7-130652 中公开的技术使用催化元 素的晶化方法形成晶体半导体膜 103b。在晶化步骤中， 首先优选排出含在非晶半导体膜中 的氢。在 400 到 500℃下进行约 1 小时的热处理以将氢的含量降低到 5 原子％以下， 然后进 行晶化步骤。以此方式， 可以有利地防止膜表面粗糙。
当通过激光退火法进行晶化步骤时， 使用脉冲振荡型或连续发光型准分子激光 器， 或氩激光器作为光源。使用脉冲振荡型准分子激光器时， 激光束处理成线形， 然后进行 激光退火。操作员可以适当地选择激光退火条件， 例如， 激光脉冲振荡设置在 30Hz， 激光能 2 2 量密度设置为 100 到 500mJ/cm ( 通常为 300 到 400mJ/cm )。线形激光束照射到基片的整 个表面上， 此时线形束的重叠度为 80 到 98％。以此方式， 可以得到晶体半导体膜 103b， 如 图 3B 所示。
通过光刻使用光掩模 PM1 在晶体半导体膜 103b 上形成抗蚀剂图形。通过干法腐 蚀将晶体半导体膜分为岛， 由此形成半导体膜岛 104 到 108。干法腐蚀使用 CF4 和 O2 的混 合气体。
以约 1×1016 到 5×1017 原子 /cm3 的浓度将产生 p 型的杂质添加到半导体膜岛的 整个表面以控制 TFT 的阈值电压 Vth。周期表中 XIII 族元素例如硼 (B)、 铝 (Al) 或镓 (Ga) 现已公知为产生半导体 p 型的杂质元素。可以采用离子注入或离子掺杂作为掺杂这些元素 的方法， 但离子掺杂适合于处理大面积的基片。所述离子掺杂法使用乙硼烷 (B2H6) 作为气 体源并添加硼 (B)。不总是需要添加所述杂质元素， 可以省略。然而， 这是用于适当地保持 n 沟道 TFT 的阈值电压在特别是预定范围内的方法。
通过等离子体 CVD 或溅射由含有硅的绝缘膜形成厚度为 40 到 150nm 的栅绝缘膜 109。例如， 可以由厚度为 120nm 的氮氧化硅膜形成。通过将 O2 添加到 SiH4 和 N2O 形成的氮 氧化硅膜中的固定电荷密度减小， 为该应用的优选材料。不必说， 栅绝缘膜不特别地限 定 为所述氮氧化硅膜， 也可以为含有硅的其它绝缘膜的单层结构或它们的叠层结构。( 图 3C)形成如图 3D 所示的导电膜， 以在栅绝缘膜 109 上形成栅极布线。导电膜可以包括 单层， 如果需要也可以为多层的叠层结构， 例如双层或三层。 例如， 当为双层结构时， 上层膜 由包括选自钽 (Ta)、 钛 (Ti)、 钼 (Mo) 和钨 (W) 等元素作为基本成分的金属膜或包括这些 元素 ( 通常为 Mo-W 合金膜， Mo-Ta 合金膜 ) 的合金膜形成， 下层膜由氮化钽 (TaN)、 氮化钨 (WN)、 氮化钛 (TiN)、 氮化钼 (MoN) 等形成。例如， 当为双层时， 上层膜可以由导电的下层膜 的氮化物形成， 当它用上 / 下表示时， 可以为 WN 膜 /W 膜或 TaN 膜 /Ta 膜等。当为三层时， 它可以为 TaN 膜 /Ta 膜 /TaN 膜。优选将第二 ( 上 ) 导电膜的电阻率设置在 10 到 50mWcm 的范围内。为获得低电阻， 优选降低所含有的杂质浓度， 特别是氧浓度可以降低到 30ppm 或 以下。例如， 通过将氧浓度设置为 30ppm 或以下， 相对于钨 (W) 可以实现 20mWcm 或以下的 电阻率。
此外， 优选使用铝作为基本成分的膜以获得布线的低电阻率。 此时， 通过将微量的 Si 或 Sc 等添加到铝内可以增强耐热性。例如， 对于形成栅极布线的导电膜， 可以形成添加 Sc 的 Ti 膜 /Al 膜或添加 Sc 的 Ti 膜 /TiN 膜 /Al 膜。
当使用 W 作为栅电极时， 通过溅射使用 W 作靶并通过引入氩 (Ar) 气和氮 (N2) 气 形成厚度 50nm 的氮化钨 (WN) 作为导电层 111， 形成 250nm 厚的 W 作为导电膜 110。对于其 它方法， 可以使用六氟化钨 (WF6) 通过热 CVD 形成 W 膜。总之必须降低栅电极的电阻， W膜 的电阻率优选为不高于 20mWcm。通过增加晶粒尺寸可以获得低电阻率的 W 膜， 但当 W 中如 O 等的杂质元素的含量很大时， 由于阻碍了晶化， 电阻率变高。因此， 当使用溅射时， 使用的 W 靶有 99.9999％的纯度， 在膜的形成期间， 要充分注意以免由气相引入杂质。以此方式， 可 以获得 9 到 20mWcm 的电阻率。
可以通过溅射类似地形成 TaN 膜和 Ta 膜。要形成 TaN 膜， 使用 Ta 作靶， Ar 气和 氮气的混合气体作为溅射气体。氩 (Ar) 气作用溅射气体形成 Ta 膜。当适量的 Xe 或 Kr 添 加到溅射气体时， 可以减轻所得膜的内应力， 并且可以防止膜的剥离。α 相 Ta 膜的电阻率 约 20mWcm， 该膜可以用做栅电极。然而， β 相 Ta 膜的电阻率约 180mWcm， 该膜不适合做栅 电极。TaN 膜的晶体结构接近 α 相的 Ta 膜。因此， 当 Ta 膜形成在 TaN 膜上时， 可以容易地 得到 α 相 Ta 膜。在本实施例中， 淀积 TaN 膜作为下层导电膜 110， 而 Ta 作为上层导电膜 111， 形成栅极布线。
顺便提及， 可以在形成栅极布线的导电膜和栅绝缘膜 109 之间有效地形成厚度约 2 到约 20nm 的掺磷 (P) 硅膜。 由此， 可以提高粘附性和防止其上形成的导电膜氧化， 同时可 以防止含在导电膜中微量的碱金属元素扩散到栅绝缘膜 109 内。
接下来， 通过使用光掩模 PM2 光刻形成抗蚀剂掩模 RM1 到 RM6。共同腐蚀导电层 110 和导电层 111 形成栅电极 118 到 122 以及电容布线 123。这些栅电极 118 到 122 和电容 布线 123 包括由导电膜形成的 118a 到 122a 和由导电膜形成的 118b 到 123b 的整体结构。 ( 图 4A)
要在 n 沟道 TFT 中形成 LDD 区， 进行产生 n 型的杂质元素的掺杂步骤 (n- 掺杂步 骤 )。这里， 通过作为掩模的栅电极 118 到 122 自对准的离子掺杂产生 n 型的杂质元素。在 16 1×10 到 5×1019 原子 /cm3 的范围内掺杂磷 (P) 作为产生 n 型的杂质元素。以此方式， 在 岛形半导体膜中形成低浓度 n 型杂质区域 124 到 129， 如图 4B 所示。
接下来， 在 n 沟道 TFT 中形成高浓度的 n 型杂质区作为源或漏区 (n+ 掺杂步骤 )。首先， 使用光掩模 PM3 形成抗蚀剂掩模 RM8 到 RM12， 掺杂产生 n 型的杂质元素形成高浓度 n 型杂质区 130 到 135。磷 (P) 用做产生 n 型的杂质元素。使用磷化氢 (PH3) 的离子掺杂以 便浓度在 1×1020 到 1×1021 原子 /cm3 的范围内 ( 图 4C)。
形成高浓度 p 型杂质区 136 和 137 作为形成 p 沟道 TFT 的岛形半导体膜 104 和 106 中的源和漏区。这里， 用栅电极 118 和 120 作为掩模掺杂产生 p 型的杂质元素， 通过自 对准形成高浓度的 p 型杂质区。
此时， 通过光掩模 PM4 覆盖整个表面在形成 n 沟道 TFT 的岛形半导体膜 105， 107 以及 108 上形成抗蚀剂掩模 RM13 到 RM15。使用乙硼烷 (B2H6) 通过离子掺杂形成高浓度 p 型杂质区 136 和 137。区域中的硼 (B) 浓度为 3×1020 到 3×1021 原子 /cm3( 图 4D)。
在下一步骤中， 将磷 (P) 添加到高浓度 p 型杂质区 136 和 137， 相对于高浓度 p 型 20 21 3 杂质区 136a 和 137a， 浓度为 1×10 到 1×10 原子 /cm ， 相对于高浓度的 p 型杂质区 136b 16 19 3 和 137b， 浓度为 1×10 到 5×10 原子 /cm 。然而， 在该步骤中将添加的硼 (B) 浓度设置 变为 1.5 到 3 倍以上， 在作为 p 沟道 TFT 的源和漏区中不会发生任何问题。
此后， 如图 5A 所示， 在栅极布线和栅绝缘膜上形成保护性绝缘膜 138。 保护性绝缘 膜 138 包括氧化硅膜、 氮氧化硅膜、 氮化硅膜或包括这些膜组合的叠层膜。总之， 保护性绝 缘膜 138 由无机绝缘材料形成。保护性绝缘膜 138 的膜厚度为 100 到 200nm。当使用氧化 硅膜时， 混合原硅酸四乙酯 (TEOS) 和 O2， 可以在 40Pa 的反应压力、 300 到 400℃的基片温度 2 下通过等离子体 CVD 形成膜， 在 0.5 到 0.8W/cm 的高频 (13.56MHz) 功率密度下等离子体 放电。
当使用氮氧化硅膜时， 膜包括通过等离子体 CVD 由 SiH4、 N2O 以及 NH3 形成的氮氧化 硅膜， 或由 SiH4 和 N2O 形成的氮氧化硅膜。此时的膜淀积条件是 20 到 200Pa 的反应压力， 300 到 400℃的基片温度， 0.1 到 1.0W/cm2 的高频 (60MHz) 功率密度。也可以使用由 SiH4、 N2O 以及 H2 形成的氢化氮氧化硅膜。可以通过等离子体 CVD 类似地由 SiH4 和 NH3 形成氮化 硅膜。
此后， 进行激活以各浓度添加的产生 n 型或 p 型的杂质元素的 步骤。通过使用退 火炉的热退火法进行该步骤。除了热退火方法之外， 可以使用激光退火法和快速热退火法 (RTA 法 )。在含有 1ppm 或以下， 优选 0.1ppm 或以下浓度的氧， 400 到 700℃， 通常为 500 到 600℃的氮气氛中进行热退火法。在本实施例中， 在 550℃下进行 4 小时的热处理。当使用 具有低耐热温度的塑料基片作为基片 101 时， 优选使用激光退火法 ( 图 5B)。
激活步骤之后， 进一步在含 3 到 100％氢气的气氛中在 300 到 450℃进行热处理 1 到 12 小时以氢化岛形半导体膜。该处理步骤通过热激发的氢终止岛形半导体膜中 1016 到 1018/cm3 的悬挂键。可以使用等离子体氢化 ( 使用由等离子体激发的氢 ) 作为氢化的另一 方法。
完成激活和氢化步骤之后， 形成由有机绝缘材料制成的层间绝缘膜 139， 平均厚度 为 1.0 到 2.0mm。有机树脂材料的例子为聚酰亚胺、 丙烯酸、 聚酰胺、 聚酰亚胺酰胺、 BCB( 苯 并环丁烯 ) 等。当使用聚酰亚胺类型时， 涂敷到基片之后热聚合， 材料在 300℃的干净烘箱 中烘焙。当使用丙烯酸时， 使用两种组分类型。混合主制剂和固化剂， 混合物通过旋转器涂 敷到基片的整个表面。然后使用 80℃的热板预热 60 秒， 并在干净烘箱中 250℃下烘焙 60 分钟。( 图 5C)通过由有机绝缘材料形成层间绝缘膜 139， 可以满意地平面化它的表面。 有机树脂 材料通常有低介电常数， 并且可以减小寄生电容。然而， 由于它们吸湿， 因此不适合做保护 膜。因此， 在本实施例中， 有机绝缘膜必须与作为保护绝缘膜 138 形成的氧化硅膜、 氮氧化 硅膜或氮化硅膜结合使用。
此后， 通过使用光掩模 PM5 形成具有预定图形的抗蚀剂掩模。到达各岛形半导体 膜源或漏区的接触孔形成在绝缘膜 138 和 139 中。 此外， 从端子部分 182 除去绝缘膜 138 和 139。通过干法腐蚀形成接触孔。此时， 使用 CF4、 O2 和 He 的混合气体作腐蚀气体。首先腐 蚀由有机树脂材料形成的层间绝缘膜 139。然后， 将腐蚀气体改 变为 CF4 和 O2， 腐蚀保护绝 缘膜 138。要提高岛形半导体膜的选择率， 腐蚀气体进一步改变为 CHF3， 腐蚀栅绝缘膜。以 此方式， 可以满意地形成接触孔。
形成由形成源 / 漏布线和连接布线 183 的金属膜 140 以及透明导电膜 141 组成的 叠层膜。这里形成厚度为 50 到 150nm 的 Ti 膜作为金属膜 140， 形成与形成源区或漏区的半 导体膜的接触， 通过溅射形成厚度为 300 到 400nm 的铝 (Al) 叠加在 Ti 膜上。此外， 可以形 成包括 Ti 膜 /TiN 膜 /Al 膜的叠层膜作为金属膜 140。
通过溅射或真空蒸发， 由氧化铟 (In2O3) 或氧化铟与氧化锡的合金 (In2O3-SnO2 ； ITO) 形成透明导电膜的材料。通过包括盐酸的溶液进行这些材料的腐蚀处理。然而， 由于 在 ITO 的腐蚀中特别容易产生残留物， 因此可以使用氧化铟与氧化锌的合金 (In2O3-ZnO2) 以提高腐蚀的可行性。与 ITO 相比， 氧化铟与氧化锌的合金在表面平整度和热稳定性方面 很优越， 它可以防止与在漏极布线 169 的边缘表面接触的 Al 的腐蚀反应。类似地， 氧化锌 (ZnO) 也是合适的材料， 也可以使用为了增加可见光的透射率和导电性等添加镓的氧化锌 (ZnO:Ga)。在本实施例中， 形成氧化铟与氧化锌的合金作为透明导电膜 141。
图 9A 到 9C 示出了对应于图 6A 的连接布线 183 的端子部分 182 的结构。图 9A 对 应垂直于布线纵向的截面方向， 图 9B 对应沿纵向的横向， 它们清楚地示出了 TFT 和叠层区 关系的结构。图 9C 为俯视图。图 10A 到 11C 与它们类似。
然后使用光掩模 PM6 形成抗蚀剂掩模图形。通过腐蚀形成源极布线 148 到 152 以 及漏极布线 153 到 158， 形成图 10 所示的连接布线 183。 这里， 漏极布线 157 作为像素电极。 ( 图 6B 和 10A 到 10C)
当在该状态下进行氢化处理时， 可以得到对提高 TFT 的性能有利的结果。例如， 优 选在含 3 到 100％氢气的气氛中在 300 到 450℃下进行 1 到 12 小时的热处理。使用等离子 体氢化法可以得到类似的 效果。所述热处理可以使存在于保护绝缘膜 138 和底膜 102 中 的氢扩散到岛形半导体膜 104 到 108 内， 并且可以氢化这些膜。总之， 岛形半导体膜 104 到 16 3 108 内的缺陷密度优选降低到 10 /cm 或以下， 为此， 可以添加约 0.01 到约 0.1 原子％的 氢。
当使用以上介绍的六个光掩模时， 可以在相同基片上完成具有驱动电路 TFT 和像 素部分的像素 TFT 的基片。在驱动电路中形成第一 p 沟道 TFT200、 第一 n 沟道 TFT201、 第 二 p 沟道 TFT202 以及第二 n 沟道 TFT203。 在像素部分中形成像素 TFT204 和存储电容 205。 在本说明书中， 为方便起见， 所述基片称做 “有源矩阵基片” 。
驱动电路中的第一 p 沟道 TFT200 具有单漏极结构， 在岛形半导体膜 104 中包括 ： 沟道形成区 206 ； 和源极区 207a 和 207b 以及漏极区 208a 和 208b， 每个包括高浓度的 p 型杂质区。 在第一 n 沟道 TFT201 的岛形半导体膜 105 中， 形成 ： 沟道形成区 209 ； 不与栅电极 119 重叠的 LDD 区 210 ； 源极区 212 ； 以及漏极区 211。沟道长度方向中的所述 LDD 区的长度 为 1.0 到 4.0nm， 优选 2.0 到 3.0mm。以此方式确定 n 沟道 TFT 中的 LDD 区的长度， 可以减 小漏区附近发生的高电场强度， 并且可以防止发生热载流子以及防止 TFT 退化。
采样电路的第二 p 沟道 TFT202 具有单漏极结构， 其中在岛形半导体膜 106 中形成 沟道形成区 213、 包括高浓度 p 型杂质区的源极区 214a 和 214b 以及漏极区 215a 和 215b。
在第二 n 沟道 TFT203 的岛形半导体膜 107 中形成沟道形成区 216、 LDD 区 217 和 218、 源极区 220 以及漏极区 219。LDD 区 217 和 218 的长度设置在 1.0 和 4.0mm 之间。
沟道形成区 221 和 222、 LDD 区 223 到 225、 源极或漏极区 226 到 228 形成在像素 TFT204 的岛形半导体膜 108 中。 沟道长度方向的 LDD 区的长度为 0.5 到 4.0mm， 优选 1.5 到 2.5mm。此外， 存储电容器连接到 TFT204。存储电容 205 是以栅绝缘膜 209 为介质， 以 电 容布线 123 和连接到像素 TFT204 的漏极区 228 的半导体膜 229 作为电极的电容。在图 6B 中， 像素 TFT204 为双栅极结构。然而， 它可以有单栅极结构或具有多个栅电极的多栅极结 构。
图 13 为像素部分的几乎一个像素的俯视图。图中 A-A’ 的剖面对应于图 6B 中像 素部分的剖面图。也作为栅极布线的像素 TFT204 的栅电极 122 在岛形半导体膜 108 的下 面与其交叉穿过栅绝缘膜， 在图中未示出。虽然未在图中示出， 在岛形半导体膜 108 中形成 源极区、 漏极区以及 LDD 区。参考数字 256 表示源极布线 152 和源极区 226 之间的接触部 分。参考数字 257 表示漏极布线 157 和漏极区 228 之间的接触部分。通过从像素 TFT204 的漏极区 228 延伸出的半导体层 229 与穿过栅绝缘膜的电容布线 123 的重叠区域形成存储 电容 205。在该结构中， 用于化合价控制的杂质元素不添加到半导体层 229。
以上介绍的结构可以根据像素 TFT 和驱动电路的具体要求优化构成每个电路的 TFT 的结构， 以提高半导体器件的操作性能和可靠性。此外， 通过用耐热的导电材料形成栅 电极， 该结构易于激活 LDD 区、 源极区和漏极区。
此外在本实施例中， 在经过以上介绍工艺的有源矩阵基片上形成柱形隔离物 172， 如图 7 所示。 同时， 在形成柱形隔离物 172 时形成保护连接布线 183 的端子部分 182 侧面的 保护膜 173。 不限定柱形隔离物 172 的材料， 特别是， 它们可以通过例如 JSR 公司的 “NN700” 形成， 用旋转器涂敷材料之后， 通过曝光和显影形成预定的图形。然后在干净的烘箱等内 150 到 200℃加热和固化图形。
可以根据曝光和显影的条件改变所形成的隔离物的形状。然而， 优选柱形隔离物 172 具有图 14 所示的平坦顶部的柱形， 由此当放置对面的基片时， 可以确保液晶显示板的 机械强度。形状没有特别限定， 可以为圆锥形或锥体。当为圆锥形时， 例如高度 H 为 1.2 到 5mm， 平均半径 L1 为 5 到 7mm， 平均半径 L1 与底部的半径 L2 的比例为 1 ∶ 1.5。此时侧面 的锥角不大于 ±15°。
可以任意地决定柱形隔离物的布局。 然而， 优选以叠置并覆盖图 7 中像素部分 188 中漏极布线 157( 像素电极 ) 的接触部分 251 的方式设置柱形隔离物 172。由于失去接触部 分 251 的平面性并且在该部分液晶的取向不好， 通过以隔离物树脂填充到接触部分的形式 形成柱形隔离物 172 可以防止旋转移位等。
在形成柱形隔离物 172 的制造工艺中形成保护连接布线 183 侧面的保护膜 174， 如 图 11 所示。形成保护膜 174 以仅露出端子部分 182 中透明导电膜 141 的表面。通过曝光 和显影处理的条件可以确定保护膜 174 的形状。根据该结构， 由于金属膜由保护膜 174、 栅 绝缘膜 109 以及透明导电膜 141 接触和覆盖， 因此不会暴露在空气中。
此后， 在基片 101 的表面上形成对准膜 173。在端子部分 182 不形成对准膜 173。 聚酰亚胺树脂通常用做液晶显示元件的对准膜。 形成对准膜之后， 进行研磨处理， 以便液晶 分子以某种预倾斜角定向。在研磨方向上， 从设置在像素部分中的柱形隔离物 172 的端部 的区域到没有研磨的区域， 不大于 2mm。 在研磨处理期间产生的静电经常变成问题。 当在驱 动电路上形成隔离物 172 时， 可以获得隔离和防止 TFT 受到静电作用的两个基本作用。
由此完成了其中集成有保持基片和基片 101 之间距离的柱形隔离物 172 的有源矩 阵基片。注意形成对准膜 173 之后， 形成柱形隔离物 172 结构 ( 图 7 和 11A 到 11C)。
在图 8 所示的基片 251 上形成屏蔽膜 252、 未在图中示出的滤色片、 透明导电膜 253 以及对准膜 254， 用于与有源矩阵基片成对的基片。由 Ti、 Cr、 Al 等形成厚度 150 到 300nm 的屏蔽膜 252。
然后由像素部分和图 8 所示的驱动电路形成的有源矩阵基片和相对的基片通过 密封剂 179 粘在一起。填料混合到密封剂 179 内， 通过所述填料和柱形隔离物 172 保持均 匀的距离将两个基片粘在一 起。然后液晶材料 260 注入到基片的间隙中， 由密封剂 ( 未示 出 ) 完全密封， 完成液晶板。
此外， 为了将有源矩阵基片上的电路连接到输入图像信号和提供电能的电源等的 电路， 通过端子部分 182 中的各向异性导电膜 195 电连接连接布线 183 和 FPC191， 如图 12 所示。图 12A 示出了垂直于端子部分 182 的布线的纵向平面的剖面图， 图 12B 示出了沿纵 向的剖面图。
如图 12A 和 12B 所示， 各向异性导电膜 195 包括在粘接剂 195a 中镀有金、 铬等几 十到几百 mm 的晶粒 195b。当晶粒 195b 接触连接布线 183 和 FPC191b 的布线时， 有源矩阵 基片 100 和 FPC191 电连接。为了增加 FPC191 和基片 109 之间的粘接强度， FPC191 放置在 外部端子部分 182 的外部， 树脂层 192 设置在边缘部分， 增加了机械强度。
实施例 2
与实施例 1 中制造 TFT 的源极 / 漏极布线相同的工艺形成连接布线 183。在实施 例 2 中， 在与栅极布线相同的工艺中形成连接布线 183。参考图 15 介绍实施例 2。使用实 施例 1 中 TFT 的制造工艺。图 15 中与图 3A 到 8 中相同的参考数字代表相同的组成部分。
首先根据实施例 1 进行制造工艺直到图 9C。接下来， 形成构成栅极布线的导电膜 301 和透明导电膜 302 的叠层膜。在实施例 1 中构成栅极布线形成导电膜 110 和 111 的材 料用做导电膜 301。对于透明导电膜 302， 可以使用在 TFT 的源极 / 漏极布线的表面上形成 透明导电膜 141 所使用的材料。对于导电膜 301， 通过溅射形成由 WN 膜 /W 膜制成的叠层 膜， 对于透明导电膜 302， 形成 ITO 膜。( 参见图 15A)
然后如图 4A 所示形成抗蚀剂掩模。在导电膜 301 和透明导电膜 302 上进行腐蚀， 然后形成图 15B 所示的 TFT 的栅极布线和连接布线 303。由包括 W 作基本成分的材料形成 膜时， 需要进行使用高 密度等离子体的干法腐蚀以进行快速和准确的腐蚀。
对于获得高密度等离子体的一种方式， 合适的是使用 ICP( 感应耦合等离子体 ) 腐蚀装置。在使用 ICP 腐蚀装置的 W 的腐蚀方法中， 将两种气体 CF4 和 Cl2 引入到反应室内作 为腐蚀气体， 压力在 0.5 和 1.5Pa( 优选 1Pa) 之间， 200W 到 1000W 的高频 (13.56MHz) 电能 施加到感应耦合部分。此时， 20W 的高频电能施加到放置基片的台上， 通过自偏置给负电位 充电， 负离子加速由此进行各向异性腐蚀。通过使用 ICP 腐蚀装置， 也可以在如 W 等的硬金 属膜上得到在 2 和 5nm/ 秒之间的腐蚀速度。此外， 为了进行腐蚀不留下任何残留物， 可以 适当将腐蚀时间增加约 10％到 20％以进行过腐蚀。
然而， 必须注意对底膜的腐蚀选择率比。例如， W 膜对氮氧化硅膜 ( 栅绝缘膜 109) 的选择率比在 2.5 到 3 之间。由于这种过腐蚀工艺， 氮氧化硅膜的露出表面被腐蚀 20 和 50nm 之间的深度， 使氮氧化硅膜变得较薄。
如实施例 1 所述， 然后用磷和硼掺杂 TFT 的半导体膜， 由此形成图 5A 所示的保护 绝缘膜 138。然后激活掺入半导体膜内的磷和硼。( 参见图 15C)
此后， 形成层间绝缘膜 139， 如图 5C 所示。形成层间绝缘膜 139 的材料选自实施 例 1 中介绍的材料， 或者层间绝缘膜 139 为硅基无机绝缘膜， 或如丙烯酸等的有机树脂膜。 ( 参见图 15D)
如图 6 所示， 形成在岛形半导体膜上到达源区或漏区的接触孔形成在保护绝缘膜 138 和层间绝缘膜 139 中。同时， 在连接布线 303 的端子部分中， 形成覆盖端子部分侧面的 保护膜 304。( 参见图 15E)
以和实施例 1 相同的方式进行其余的工艺， 由此完成了有源矩阵基片 100。 然后用 密封剂 179 将有源矩阵基片 100 和相对基片 250 密封在一起， 液晶物质 260 封闭其中。通 过各向异性导电膜 195 电连接连接布线 303 和 FPC191。( 参见图 15F)
在实施例 2 中， 由于连接布线 303 的导电膜 301 的侧面由保护 膜 304 覆盖， 导电 膜 301 变成由保护膜 304、 栅绝缘膜 109、 以及透明导电膜 302 环绕的结构， 不会暴露在空气 中。
实施例 3
实施例 3 为实施例 1 的修改例， 其中栅极布线的剖面形状为锥形。此外， 也是在栅 极布线的相同制造工艺中形成连接布线的例子。下面参考图 17A 到 19C 介绍实施例 3 的有 源矩阵基片的制造工艺。在本实施例中， 根据工艺详细地介绍像素 TFT 和像素部分的存储 电容器与提供在像素部分周边中的驱动电路的 TFT 同时制造的工艺。图 21A 到 21F 示出了 连接布线的制造方法。
在图 17A 中， 由氧化硅膜、 氮化硅膜、 或氮氧化硅膜制成的绝缘膜形成的底膜 602 形成在玻璃基片 601 的表面上。在本实施例中， 通过等离子体 CVD 层叠地形成由 SiH4、 NH3 和 N2O 形成、 厚度在 10 和 200nm 之间的氮氧化硅膜， 氮化硅膜表面上由 SiH4 和 NH3 形成厚 度在 50 和 200nm 之间 ( 优选在 100 和 150nm 之间 ) 的氢化氮化硅膜 602。
接下来通过等离子体 CVD 形成厚度 55nm 的非晶硅膜， 与实施例 1 类似， 晶化从而 形成晶体硅膜。使用光掩模 PM11， 通过光刻技术在晶体硅膜上形成抗蚀剂图形。通过干法 腐蚀将晶体半导体膜分为岛形， 形成岛形半导体膜 604 到 608。CF4 和 O2 的气体混合物用在 晶体硅膜的干法腐蚀中。然后通过等离子体 CVD 由氮氧化硅膜形成膜厚度为 120nm 的栅绝 缘膜 609。
随后， 为了在栅绝缘膜 609 上形成栅极布线， 由金属膜 611 和 612 以及透明导电膜613 的叠层膜形成耐热导电膜。金属膜 611 由 WN 膜形成， 金属膜 612 由 W 膜形成， 透明导电 膜 613 由氧化铟氧化锌合金 (In2O3-ZnO2) 形成。( 见图 17A 和 21A)
利用第二光掩模 PM12， 通过光刻技术形成抗蚀剂掩模 RM21 到 RM27。腐蚀透明导 电膜 613 形成栅极布线 618 到 622 和存储电容器 623， 以及连接布线 683 的最上层 618a 到 623a 和 683a。( 见 图 17B 和 21B)
如图 18B 和 21B 所示， 比抗蚀剂掩模 RM21 到 RM27 更深腐蚀由透明导电膜形成的 最上层 618a 到 623a 和 683a 的侧面。接下来， 一起腐蚀金属膜 611 和 613， 由此完成具有锥 形截面的栅极布线 618 到 622、 电容器布线 623 以及连接布线 683。( 见图 17C 和 21C)
布线 618 到 623 和 683 变为由透明导电膜 613 形成的最上层 618a 到 623a 和 683a、 由金属膜 612 形成的层 618b 到 623b 和 683b 以及由金属膜 611 形成的层 618c 到 623c 和 683c 组成的叠层结构。
此时， 进行腐蚀以便至少在栅极布线 618 到 622 的边缘部分中形成锥形部分。用 ICP 腐蚀装置进行所述腐蚀工艺。在下面的条件下进行腐蚀 ： CF4 和 Cl2 的气体混合物作为 腐蚀气体， 流量分别设置为 30SCCM ； 放电功率设置为 3.2W/cm2(13.56MHz) ； 偏置功率设置 2 为 244mW/cm (13.56MHz) ； 压力设置为 1.0Pa。 由于所述腐蚀条件， 在栅极布线 618 到 622 的 边缘部分中， 从边缘部分向内厚度逐渐增加的锥形部分形成的角度在 25°和 35°之间， 优 选 30°。锥形部分的角度对之后将形成 LDD 区的低浓度 n 型杂质区的浓度曲线影响很大。 注意使用锥形部分的长度 (WG) 和厚度 (HG)， 锥形部分的角度 θ1 表示为 Tan(θ1) ＝ HG/ WG。
此外， 为了进行腐蚀不留任何残留物， 对绝缘膜 609 的厚度进行在约 10％和 20％ 之间的过腐蚀。然而， 需要注意的是此时对底膜的选择率比。例如， 如表 1 中所示， W 膜对 氮氧化硅膜 ( 栅绝缘膜 609) 的选择率比在 2 和 4 之间 ( 通常为 3)。由于这种过腐蚀处理， 氮氧化硅膜的露出表面被腐蚀了 20 和 50nm 之间， 变得较薄， 由此形成新形状的栅绝缘膜 610。
为了形成驱动电路和像素 TFT 的 n 沟道 TFT 的 LDD 区， 进行产生 n 型 (n- 掺杂工 艺 ) 的杂质元素的掺杂工艺。用于形成栅电极的抗蚀剂掩模 RM112 到 RM117 保持完整， 使 用在边缘部分有锥形部分的栅极布线 618 到 622 作为掩模， 以自对准方式通过离子掺杂 掺 杂磷作为产生 n 型的杂质元素 ( 图 18A)。
在本工艺中， 为了掺杂产生 n 型的杂质元素使它穿过布线 618 到 623 的锥形部分 和 [ 穿过 ] 栅绝缘膜 610 到达设置其下的半导体膜， 将加速电压设高， 在 80 和 160KeV 之间， 13 14 3 剂量设低， 在 1x10 和 5x10 原子 /cm 之间， 用于形成 LDD 区。掺杂到半导体膜内的杂质 16 19 元素的浓度的掺杂浓度范围在 1x10 和 1x10 原子 /cm3 之间。由此在岛形半导体膜中形 成低浓度的 n 型杂质区 624 到 629， 如图 18A 所示。
在本工艺中， 在低浓度的 n 型杂质区 624 到 628 中， 包括在与栅极布线 618 到 622 重叠部分中的磷的浓度曲线反映了栅极布线 618 到 622 的锥形部分的膜厚度的变化。换句 话说， 在与栅极布线重叠的区域中， 低浓度的 n 型杂质区 624 到 628 朝栅极布线的侧面浓度 逐渐变高。这是由于锥形部分膜厚度的差异造成到达半导体膜的磷浓度变化。注意图 18A 示出了低浓度的 n 型杂质区 624 到 628 的透视图。然而， 该图未精确显示掺磷区域的图， 而 是示出了根据栅极布线 618 到 622 的锥形部分的形状磷浓度的上述变化的图。接下来形成高浓度 n 型杂质区作为 n 沟道 TFT 中的源区或漏区 (n+ 掺杂工艺 )。 抗蚀剂掩模 RM21 到 RM26 保持完整， 在 10 和 30KeV 之间的低加速电压的条件下通过离子 掺杂掺杂磷， 以便此时栅极布线 618 到 622 作为掩蔽磷的掩模。由此形成高浓度 n 型杂质 区 630 到 635。由于在形成栅极布线的工艺中过腐蚀处理了覆盖这些区域 630 到 635 的栅 绝缘膜 610， 与初始的 120nm 的厚度相比， 栅绝缘膜的膜厚度变薄， 在 70 和 100nm 之间。因 此， 即使在低加速电压的条件下也可以适当地掺杂磷。这些区域 630 到 635 的磷浓度设置 在 1x1020 和 1x1021 原子 /cm3 的浓度范围内。( 见图 18B)
在形成 p 沟道 TFT 的岛形半导体膜 604 和 606 中形成高浓度 p 型杂质区 636 和 637 作为源区和漏区。这里使用栅极布线 618 和 120 作为掩模， 掺杂产生 p 型的杂质元素， 由此 以自对准方式形成高浓 度 p 型杂质区 636 和 637。此时， 形成 n 沟道 TFT 的岛形半导体膜 605、 107 和 108 整个由使用第三光掩模 PM23 形成的抗蚀剂掩模 RM29 到 RM31 覆盖。( 见图 18C)
使用乙硼烷 (B2H6) 通过离子掺杂形成这里将形成的杂质区 636 和 637。不与栅极 布线重叠的高浓度 p 型杂质区中的硼 (B) 浓度设置在 3x1020 和 3x1021 原子 /cm3 之间。此 外， 由于杂质元素通过栅绝缘膜和栅电极的锥形部分也掺杂到与栅极布线重叠的杂质区域 内， 因此形成基本上低浓度的 p 型杂质区， 浓度设置为至少 1.5x1019 原子 /cm3 或以上。硼 (B) 的浓度设置为图 18A 工艺中掺杂的磷浓度的 1.5 到 3 倍。因此， p 型杂质区作为 p 沟道 TFT 的源极区和漏极区不会发生任何问题。
此后， 形成由氧化的氮化硅制成的保护绝缘膜 638， 如图 19A 和 21D 所示。通过等 离子体 CVD 由 SiH4、 N2O 以及 NH3 形成氮氧化硅膜。使用退火炉借助热退火进行以各浓度掺 杂产生 n 型或 p 型杂质元素的激活工艺。
激活工艺之后， 在气氛气体已改变为含 3％到 100％氢气的气氛中在 300 和 450℃ 之间的温度下进行热处理 1 到 12 小时， 然后进行岛形半导体膜的氢化工艺。该工艺通过热 16 受激的氢结束了岛形半导体膜中 10 和 1018/cm3 的悬挂键。
完成激活和氢化工艺之后， 形成层间绝缘膜 639， 由此它的平均膜厚度在 1.0 和 2.0mm 之间。( 参见图 19B 和 21E)
此后， 使用第四光掩模 PM24 形成预定图形的抗蚀剂掩模 RM24， 在各岛形半导体膜 中形成到达源极区或漏极区的接触孔， 形成覆盖连接布线 683 侧面的保护膜 673， 如图 21E 所示。
通过干法腐蚀进行所述工艺。此时， 首先使用 CF4、 O2 和 He 的混合气体作腐蚀气体 腐蚀由有机树脂材料制成的层间绝缘膜 639， 然后用 CF4 和 O2 作腐蚀气体腐蚀保护绝缘膜 638。 此外， 为了提高岛形半导体膜的选择率比， 腐蚀气体改变为 CHF3 以腐蚀栅绝缘膜 610， 由此精细地形成接触孔。
如图 21E 所示， 由于连接布线 683 的侧面覆盖有保护膜 673， 由连接布线 683 的金 属膜形成的层 683b 和 683c 的表面处于由透明导电膜、 栅绝缘膜 610、 以及保护膜 673 环绕 并接触的状态。因此， 层 683a 和 683b 的表面没有暴露在空气中。
然后， 形成由 Ti 膜 (50 和 150nm 之间 )/Al 膜 (300 和 400 之间 ) 和透明导电膜的 叠层膜形成的金属膜， 透明导电膜形成在金属膜的表面上， 厚度在 80 和 120nm 之间。如图 19C 所示， 通过溅射或真空蒸发形成金属膜， 使用第五光掩模 PM25 形成抗蚀剂掩模图形， 腐蚀金属膜和透明导电膜， 由此形成源极布线 648 到 652 和漏极布线 653 到 657。这里的漏极 布线 657 作为像素电极。漏极布线 658 表示相邻像素的像素电极。
在驱动电路的第一 p 沟道 TFT700 中， 沟道形成区 706、 由高浓度的 p 型杂质区形成 的源极区 707 和漏极区 708 形成在岛形半导体膜 604 中。在区域 707 和 708 中， 与栅电极 重叠的区域变为低浓度硼的 LDD 区。
在第一 n 沟道 TFT701 中， 岛形半导体膜 605 由沟道形成区 709、 由低浓度的 n 型杂 质区形成并与栅极布线重叠的 LDD 区 710 和 711、 以及由高浓度的 n 型杂质区形成的源极区 713 和漏极区 712 组成。
在所述 LDD 区中磷浓度的分布随着远离沟道形成区 709 而增加。增加的比例取决 于例如加速电压和离子掺杂的掺杂量、 锥角 θ 和栅极布线 619 的厚度等条件。由于栅极布 线的边缘部分形成锥形， 因此可以通过锥形部分掺杂杂质元素。 因此， 在锥形部分下存在的 半导体膜中形成杂质元素浓度逐渐变化的杂质区域。 本发明有效地利用了以上介绍的杂质 区域。通过在 n 沟道 TFT 中形成这种类型的 LDD 区， 可以松弛漏区附近中产生的大电场， 由 此防止热载流子， 并且可以实现防止 TFT 退化。
与 TFT700 类似， 在岛形半导体膜 606 中， 驱动电路的第二 p 沟道 TFT702 具有沟 道形成区 714、 由高浓度的 p 型杂质区形成的源极区 715 和漏极区 716。在区域 715 和 716 中， 与栅极布线重叠的区域变为低浓度硼的 p 型 LDD 区 h。
在第二 n 沟道 TFT703 中， 岛形半导体膜 607 具有沟道形成区 717， 与栅电极 621 重叠的 LDD 区 718 和 719、 由高浓度的 n 型杂质区形成的源极区 720 和漏极区 721。LDD 区 718 和 719 与 LDD 区 711 和 712 类似地构成。
在像素 704 中， 岛形半导体膜 608 具有沟道形成区 723 和 724、 由低浓度的 n 型杂 质区形成的 LDD 区 725 到 728、 由高浓度的 n 型杂质区形成的源极或漏极区 729 到 731。 LDD 区 725 到 728 与 LDD 区 711 和 712 类似地构成。
此外， 在存储电容器 705 中， 修改半导体膜 608 中的沟道形成区 732、 LDD 区 733 和 734 以及高浓度的 n 型杂质区 735， 以便栅绝缘膜 610 变为介质， 存储电容器 623 和半导体 膜 608 变成电极。
随后， 与实施例 1 类似， 使用第六光掩模形成保持基片之间间距的柱形隔离物 672， 形成相对的膜 674， 由此进行研磨。与实施例 1 类似， 用密封剂 686 将相对的基片 250 和有源矩阵基片 700 粘在一起， 液晶材料 260 封闭在基片之间的间隙中。相对基片的结构 与图 8 的相同。
此外， 在连接布线 683 的端部， 通过导电晶粒 195b 分散到图 21F 所示的粘合剂 195a 的各向异性导电膜 195， FPC191 与其电连接。在 FPC191 中， 参考数字 191a 表示由如 聚酰亚胺等材料制成的基片， 参考数字 191b 表示由铜等制成的布线。
虽然在实施例 1 到 3 中示出了顶栅 TFT， 但本领域中的技术人员可以容易地用底 栅 TFT 代替。此外， 在这些实施例中介绍了有源矩阵基片， 但不必说， 这些实施例的连接布 线的结构也适用于其它半导体器件。当和实施例 2 和 3 一样由 TFT 的层间绝缘膜形成连接 布线的保护膜时， 它适合于例如有源矩阵型 EL 器件等电路由 TFT 形成的半导体器件。
实施例 4
根据本发明制造的有源矩阵基片、 液晶显示器件以及 EL 显示器件可以用于各种电光器件。本发明可以适用于包括如电光器件作为显示媒质的所有电子设备。这些电子设 备的例子包括个人计算机、 数字照相机、 摄影机、 便携式信息终端 ( 可移动的计算机、 移动 电话、 电子记事本等 ) 以及导航系统。图 23A 到 23F 示出了这些例子。
图 23A 示出了个人计算机， 包括 ： 包括微处理器和存储器等的主机 2001 ； 图像输入 部分 2002 ； 显示装置 2003、 以及键盘 2004。本发明可形成显示装置 2003 或其它信号处理 电路。
图 23B 为摄影机， 包括主机 2101 ； 显示装置 2102 ； 声音输入部分 2103 ； 操作开关 2104 ； 电池 2105 ； 以及图像接收部分 2106。 本发明适用于显示装置 2102 或其它信号控制电 路。
图 23C 为便携式信息终端， 包括 ： 主机 2201 ； 图像输入部分 2202 ； 图像接收部分 2203 ； 操作开关 2204 ； 以及显示装置 2205。 本发明适用于显示装置 2205 或其它信号控制电 路。
所述便携式信息终端经常用于户外和室内。要长时间操作终端， 利用外部光线的 反射型液晶显示装置比使用背光类型的装置更适合低功耗型。 然而， 当环境很暗时， 装备有 背光的透射型液晶显示装置更合适。在所述情况下， 开发了具有反射型和透射型特性的混 合型液晶显示装置。本发明也适合所述混合型液晶显示装置。 图 22 示出了将实施例 1 的液晶显示板应用到便携式信息终端的一个例子。显示 装置 2205 包括触板 3002、 液晶显示器件 3003 以及 LED 背光 3004。提供触板 3002 以容易 地操作便携式信息终端。如 LED 等的发光元件 3100 设置在触板 3002 的一端， 如光电二极 管等的光接收器件 3200 设置在另一端。光通路限定其间。当压触板 3002 光通路切断时， 光接收元件 3200 的光输出改变。当利用所述原理将这些发光元件和光接收元件以矩阵形 设置在液晶显示器件上时， 触 板可以作为输入媒介。
图 23D 示出了如电视游戏或电子游戏等的电子游戏机。它包括如 CPU 等的电子电 路 2308 和记录媒质 2304 安装其上的主机 2301 ； 控制器 2305 ； 显示装置 2303 ； 以及装配在 主机 2301 内的显示装置 2302。显示装置 2303 和装配在主机 2301 内的显示装置 2302 可 以显示相同的信息。 此外， 前者主要用做主要显示装置， 后者作为副显示装置显示记录媒质 2304 的信息、 装置的操作条件， 或者通过添加接触传感器的功能作为操作板。主机 2301、 控 制器 2305 以及显示装置 2303 有线通信功能， 以传输其间的信号， 或配备有传感器单元 2306 和 2307 以获得无线通信或光通信功能。 本发明可应用于显示装置 2302 和显示装置 2303。
图 23E 示出了采用存储程序的记录媒质 ( 此后称为 “记录媒质” ) 的播放器， 包括 ： 主体 2401、 显示部分 2402、 扬声器单元 2403、 记录媒质 2404 和操作开关 2405。顺便提及， 使用 DVD( 数字通用盘 ) 或 CD 作该装置的记录介质， 能够再现音乐程序， 显示图像， 并进行 电子游戏 ( 或电视游戏 )， 或用于因特网。本发明可应用于显示器件 2402 和其它信号控制 电路。
图 23F 示出了数字摄像机， 包括 ： 主体 2501、 显示部分 2502、 目镜部分 2503、 操作 开关 2504、 和图像接收单元 ( 图中未示出 )。本发明可应用于显示单元 2502 或其它信号驱 动电路。
图 24A 示出了前置型投影仪， 包括光源光学系统和显示装置 2601 ； 以及屏 2602。 本 发明可应用于显示装置和其它信号控制电路。 图 24B 示出了背置型投影仪， 包括主体 2701、
光源光学系统和显示装置 2702 ； 反射镜 2703 ； 以及屏 2704。本发明可应于显示装置或其它 信号控制电路。
顺便提及， 图 24C 示出了图 24A 和 24B 中的光源光学系统和显示装置 2601 和 2702 的结构的一个例子。光源光系统和显示装置 2601 和 2702 包括 ： 光源光学系统 2801、 反射 镜 2802， 2804 到 2806、 分 光镜 2803、 束分裂器 2807、 液晶显示器件 2808、 相差板 2809、 和投 影光学系统 2810。投影光学系统 2810 包括多个光学透镜。
图 24C 示出了使用三个液晶显示装置 2808 的三板系统的例子。然而， 本发明不限 于所述系统， 也可以适用于单板系统光学系统。可以在图 24C 中箭头所示的光学路径中适 当地设置具有偏振功能的膜、 调节相位的膜、 IR 膜等。图 24D 示出了图 24C 的光源光学系 统 2801 的结构实例。在本实施例中， 光源光学系统 2801 包括 ： 反射器 2811 ； 光源 2812 ； 透 镜阵列 2813 和 2814 ； 偏振转换元件 2815 及会聚透镜 2816。顺便提及， 图 24D 所示的光源 光学系统仅为一个实例， 而不是限定性的。
本发明还适用于导航系统或图象传感器的读取电路， 虽然未在图中示出。因此本 发明的应用范围极宽， 本发明可以适用于所有领域的电子设备。
通过实施本发明， 在通过各向异性导电膜连接到另一电路的连接布线中， 连接布 线变为金属膜由保护膜和透明导电膜覆盖的结构。因此， 可以防止由制造工艺和与各向异 性导电膜的粘合剂接触造成的金属膜腐蚀和质量变化， 由此形成高可靠性的接触结构。