反激式电源转换器及反激式电源转换器的环路控制方法 【技术领域】
本发明涉及电路控制领域，特别是涉及一种反激式电源转换器、一种反激式电源转换器的环路控制方法及一种交流-直流转换器。
背景技术
反激式电源转换器(Flyback Power Converter)多用于AC-DC、DC-DC转换器中，以实现电压转换的功能，为满足安全标准，防止在异常情况下在次级发生触电，反激式电源转换器通常采用隔离结构。为实现完全隔离有两种方法：第一种是通过光耦把次级侧的电压信号反馈到主级侧，然后在主级侧进行开关控制；第二种是通过辅助级来近似地采样次级侧的电压；但由于光耦的成本较高，所以第一种方法逐渐被第二种方法所替代。
由于采用辅助级反馈的反激式电源转换器的自身特性，只有当主级侧开关关闭后，才能对反馈电压进行采样，即每次采样时刻必须在主级侧开关关闭之后。现有技术中，每次在主级侧开关关闭之后进行电压采样更新，然后通过调整下一次主级侧开关的关闭时间点而调整占空比，即现有技术调整占空比所需的延迟时间大概为一个周期。上述现有的解决方案固然可以完成环路瞬态响应过程，但是随着技术更新，其完成环路瞬态响应过程所需的延时，越来越影响反激式电源转换器的性能。
环路瞬态响应是指由于输入电压变化或输出负载电流变化，而导致环路必须重新调整到新的稳态的过程；新的稳态即对应于新的占空比。由于现有技术多次周期积累的延时，会导致反激式电源转换器的环路瞬态响应较慢，会产生较大的输出电压上冲(Overshoot)和下冲(Undershoot)现象，即现有技术需要较多时间才能达到最终的稳态。
因而，目前需要本领域技术人员迫切解决的一个技术问题就是：如何创新地提出一种反激式电源转换器的环路控制机制，用以增加环路瞬态响应的速度，使环路快速调整到最终的稳态。
【发明内容】
本发明所要解决的技术问题是提供一种反激式电源转换器及一种反激式电源转换器的环路控制方法，用以增加环路瞬态响应的速度，使环路快速调整到最终的稳态。
本发明还提供了一种AC-DC转换器，用以保证本发明的反激式电源转换器及其环路控制方法在实际中得以实现和应用。
为了解决上述问题，本发明公开了一种反激式电源转换器，包括：
主级侧电流采样单元，用于在预置的非对称锯齿波信号Ramp的快沿采样主级侧开关电流信号，并叠加至辅助级的电压反馈节点FB；
脉宽控制单元，用于在所述非对称锯齿波信号Ramp的慢沿开始时，关闭主级侧开关；以及，依据脉宽调制信号PWMO调整主级侧开关的导通时间点；
调制单元，工作在所述非对称锯齿波信号Ramp的慢沿，包括以下子单元：
反馈电压采样子单元，用于从所述辅助级的电压反馈节点FB采样叠加了主级侧开关电流信号的反馈电压Vfb；
电压对比子单元，用于将所述反馈电压Vfb与参考电压Vref之差进行放大，获得误差电压EAO；
脉宽对比子单元，用于将所述误差电压EAO与波形信号Ramp的脉宽进行比较，获得脉宽调制信号PWMO。
优选的，所述脉宽调制信号PWMO的上升沿时刻对应主级侧开关的导通时间点。
优选的，所述调制单元还包括：
延时子单元，用于在所述主级侧开关关闭后延迟预置时间触发反馈电压采样子单元。
优选的，所述脉宽控制单元包括：
第一时钟信号产生子单元，用于产生所述波形信号Ramp的同步时钟信号CLK；所述CLK的上升沿对应波形信号Ramp的快沿开始时，CLK的下降沿对应波形信号Ramp的慢沿开始时；
第二时钟信号产生子单元，用于由所述时钟信号CLK经延时子单元后形成时钟信号CLK2；
第一触发器，所述时钟信号CLK和CLK2分别接入该触发器的输入端，该触发器的输出信号Q在所述时钟信号CLK的下降沿被置为高电平；以及，在所述时钟信号CLK2为高时被复位为低电平；
第二触发器，该触发器的输入端分别接入所述脉宽调制信号PWMO和第一触发器的输出信号Q，该触发器的输出信号Gate在所述第一触发器的输出信号Q为高电平时被复位为低电平，使主级侧开关关闭；在所述输出信号Q为低电平时，如果PWMO由低电平变为高电平时，则Gate信号被置为高电平，使主级侧开关导通。
优选的，所述反激式电源转换器的辅助级侧包括两个分压电阻Rf4和Rf5，所述辅助级的电压反馈节点FB为所述电阻Rf4和Rf5的分压点。
优选的，所述反激式电源转换器的辅助级侧包括二极管D2及电阻Ra，所述辅助级侧的输入电压Va经过D2和Ra，连接分压电阻Rf4和Rf5。
优选的，所述的反激式电源转换器，还包括：
连接在所述主级侧电流采样单元与辅助级电压反馈节点FB之间的反馈电压采样开关器件，用于在所述主级侧电流采样单元采样主级侧开关上电流的时候接通。
优选的，所述第二时钟信号产生子单元，还用于在辅助级电压反馈节点FB地节点电压高于一预设阈值时，产生时钟信号CLK2。
本发明实施例还公开了一种反激式电源转换器的环路控制方法，包括：
在预置的非对称锯齿波信号Ramp的快沿采样主级侧开关电流信号，并叠加至辅助级的电压反馈节点FB；
在所述非对称锯齿波信号Ramp的慢沿开始时，关闭主级侧开关；
从所述辅助级的电压反馈节点FB采样叠加了主级侧开关电流信号的反馈电压Vfb；
将所述反馈电压Vfb与参考电压Vref之差进行放大，获得误差电压EAO；
将所述误差电压EAO与波形信号Ramp的脉宽进行比较，获得脉宽调制信号PWMO；
依据所述脉宽调制信号PWMO调整主级侧开关的导通时间点。
优选的，在采样反馈电压的步骤之前，还包括：
在所述主级侧开关关闭后延迟预置时间。
优选的，所述关闭主级侧开关的步骤包括：
产生所述波形信号Ramp的同步时钟信号CLK；所述CLK的上升沿对应波形信号Ramp的快沿开始时，CLK的下降沿对应波形信号Ramp的慢沿开始时；以及，依据所述时钟信号CLK经延时后形成时钟信号CLK2；
在所述时钟信号CLK的下降沿使得主级侧开关关闭。
优选的，所述采样反馈电压的步骤包括：
在所述时钟信号CLK2为高时，采样叠加了主级侧开关电流信号的反馈电压Vfb。
优选的，所述调整主级侧开关的导通时间点的步骤包括：
在所述时钟信号CLK2由高变低后的波形信号Ramp的慢沿部分，由所述脉宽调制信号PWMO调整主级侧开关的导通时间点。
本发明实施例还公开了一种交流-直流转换器，所述交流-直流转换器包括桥式整流电路、滤波电路和采用隔离结构的反激式电源转换器，所述反激式电源转换器包括：
主级侧电流采样单元，用于在预置的非对称锯齿波信号Ramp的快沿采样主级侧开关电流信号，并叠加至辅助级的电压反馈节点FB；
脉宽控制单元，用于在所述非对称锯齿波信号Ramp的慢沿开始时，关闭主级侧开关；以及，依据脉宽调制信号PWMO调整主级侧开关的导通时间点；
调制单元，工作在所述非对称锯齿波信号Ramp的慢沿，包括以下子单元：
反馈电压采样子单元，用于从所述辅助级的电压反馈节点FB采样叠加了主级侧开关电流信号的反馈电压Vfb；
电压对比子单元，用于将所述反馈电压Vfb与参考电压Vref之差进行放大，获得误差电压EAO；
脉宽对比子单元，用于将所述误差电压EAO与波形信号Ramp的脉宽进行比较，获得脉宽调制信号PWMO。
与现有技术相比，本发明具有以下优点：
本发明的脉宽调制控制为固定下降沿时刻，而通过改变脉宽调制信号的上升沿时刻，来改变主级侧开关导通的占空比。脉宽调制信号的上升沿时刻，由反馈电压与参考电压之差进行放大获得的误差电压，与非对称锯齿波信号Ramp对比产生。在这种情况下，每次进行电压采样更新后，只需要延迟半个周期或不到半个周期的时间，就能影响到下一个周期的占空比更新。对于环路瞬态响应而言，由于每个占空比更新周期都提高了反应速度，下冲电压变小，从而有效减少恢复至最终稳态的时间。
【附图说明】
图1是一种反激式电源转换器的结构图；
图2是本发明的一种反激式电源转换器实施例的结构图；
图3是图2中各类信号的波形示意图；
图4是一种主级侧电流采样单元的结构图；
图5是一种对比技术的反激式电源转换器中脉宽调制信号的波形示意图；
图6是一种对比技术的反激式电源转换器和本发明一种反激式电源转换器的稳态建立过程的对比示意图；
图7是一种电压采样电路的电路结构图；
图8是一种开关及电流检测电路的电路结构图；
图9是一种电压-电流转换电路的电路结构图；
图10是一种振荡器的电路结构图；
图11是CLK2信号的另一种产生方法的电路结构及波形图；
图12是CLK2信号的又一种产生方法的电路结构图；
图13是另一种电流检测电路，电压采样电路和电压-电流转换电路的电路结构图；
图14是本发明的一种反激式电源转换器的环路控制方法实施例的流程图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1所示的反激式电源转换器的结构图，主要包括开关电路102、反馈电压采样电路104和环路控制器106，其中，开关电路102包括隔离的主级电感Np和次级电感Ns，主级侧还包括开关SWp，次级侧还包括寄生电阻Rc、二极管D3、电容C2和二极管D4；反馈电压采样电路104包括辅助级电感Na及两个分压电阻Rf4和Rf5；环路控制器106控制主级侧开关SWp的导通和关闭。
在实际中，电感为多匝铜丝绕成的线圈，以用作变压器。由变压器的特性可以得知，辅助级侧的输入电压Va与次级侧的输出电压Vo成正比，比例关系为辅助级电感匝数Na与次级电感匝数Ns，即Va/Vo＝Na/Ns。其中，电感匝数就是绕线的圈数。环路反馈电压FB为Va被电阻Rf4和Rf5分压后的电压，即FB＝Va.Rf5/(Rf4+Rf5)，所以FB＝K1.Vo，其中，K1为一比例系数。据此可知，FB与Vo成正比。
在本发明实施例中，环路控制器106可以等效为一个误差放大电路，其正输入端接参考电压Vref，负输入端接环路反馈电压FB，输出端输出Gate信号，该Gate信号的占空比用于调整主级侧开关SWp的导通时间点，从而调整次级侧的输出电压Vo。
具体而言，依据变压器的伏-秒平衡原则，Vo＝D.Vp.K2，其中D为Gate信号的占空比，K2为一比例系数。可见，次级侧的输出电压会随着主级侧开关导通时间的增加而增加，随着主级侧开关导通时间的减少而减少，故次级侧的输出电压Vo也会相应地受到Gate信号的占空比控制。
由于FB接入环路控制器的负输入端，形成一个负反馈环路，当FB电压比Vref高时，Gate信号的占空比D就会减小，Vo电压则会随之减小，依据FB与Vo成正比的关系，FB电压也会减小。当FB电压比Vref低时，Gate信号的占空比D就会增加，Vo电压也会随之增加，依据FB与Vo成正比的关系，FB电压也会增加。在实际应用中，负反馈环路会将FB电压一直调整到等于Vref电压才会稳定。只要设定Vref电压和系统K1(根据上式FB＝K1.Vo)的值，就可以确定Vo稳定时的输出值＝Vref/K1。
在本发明实施例中，脉宽调制控制为固定下降沿时刻，而通过改变脉宽调制信号的上升沿时刻，来改变主级侧开关导通的占空比。具体可以包括以下单元：
主级侧电流采样单元，用于在预置的非对称锯齿波信号Ramp的快沿采样主级侧开关电流信号，并叠加至辅助级的电压反馈节点FB；
脉宽控制单元，用于在所述非对称锯齿波信号Ramp的慢沿开始时，关闭主级侧开关；以及，依据脉宽调制信号PWMO调整主级侧开关的导通时间点；
调制单元，工作在所述非对称锯齿波信号Ramp的慢沿，包括以下子单元：
反馈电压采样子单元，用于从所述辅助级的电压反馈节点FB采样叠加了主级侧开关电流信号的反馈电压Vfb；
电压对比子单元，用于将所述反馈电压Vfb与参考电压Vref之差进行放大，获得误差电压EAO；
脉宽对比子单元，用于将所述误差电压EAO与波形信号Ramp的脉宽进行比较，获得脉宽调制信号PWMO。
在本发明的一种优选实施例中，所述脉宽控制单元可以包括以下子单元：
第一时钟信号产生子单元，用于产生所述波形信号Ramp的同步时钟信号CLK；所述CLK的上升沿对应波形信号Ramp的快沿开始时，CLK的下降沿对应波形信号Ramp的慢沿开始时；
第二时钟信号产生子单元，用于由所述时钟信号CLK经延时子单元后形成时钟信号CLK2；
第一触发器，所述时钟信号CLK和CLK2分别接入该触发器的输入端，该触发器的输出信号Q在所述时钟信号CLK的下降沿被置为高电平；以及，在所述时钟信号CLK2为高时被复位为低电平；
第二触发器，该触发器的输入端分别接入所述脉宽调制信号PWMO和第一触发器的输出信号Q，该触发器的输出信号Gate在所述第一触发器的输出信号Q为高电平时被复位为低电平，使主级侧开关关闭；在所述输出信号Q为低电平时，如果PWMO由低电平变为高电平时，则Gate信号被置为高电平，使主级侧开关导通。
优选的，所述非对称锯齿波信号Ramp和与其同步的时钟信号CLK可由振荡器产生，所述第一触发器可以为一D触发器，所述第二触发器可以为一RS触发器。
参考图2和图3所示的一反激式电源转换器实施例的结构及波形信号的示意，所述非对称锯齿波信号Ramp可由振荡器28产生，如图3所示的上升时间比下降时间慢很多的非对称锯齿波信号；参考图4所示的主级侧电流采样单元的一种结构示例，在具体实现中，主级侧电流采样单元24可以利用非对称锯齿波形信号Ramp的下降时间，通过开关及电流检测电路41采样主级侧开关电流信号Ip，然后通过缓冲器42、电压采样电路43和电压-电流转换电路44，把电流信号转换成电压信号Vis，通过电容Cp2进行保持，然后再把此电压信号转换成电流IFB，并通过电流沉的方式将该电流IFB叠加于辅助级的电压反馈节点FB上。
所述调制单元的反馈电压采样子单元可由电压采样电路27实现，具体而言，通过延时电路25元在主级侧开关关闭延时一段时间后(如20ns)，电压采样电路27从所述辅助级的电压反馈节点FB，采样叠加了主级侧开关电流信号IFB的反馈电压Vfb；接入作为电压对比子单元的误差放大器20的正输入端，该误差放大器20的负输入端接参考电压Vref，通过对反馈电压Vfb与参考电压Vref的差别进行放大，输出误差电压EAO；在实际中，如果Vfb的电压比Vref高，误差电压EAO会上升；反之则下降。
误差放大器20输出的误差电压EAO会被接入作为脉宽对比子单元的PWM比较器22的负输入端，该PWM(脉宽调制)比较器22的正输入端接入波形信号Ramp，通过将误差电压EAO与波形信号Ramp的脉宽进行比较，输出脉宽调制信号PWMO；由所述脉宽调制信号PWMO调整主级侧开关的导通时间点。
为通过脉宽调制信号PWMO控制主级侧开关的导通和关闭。可将PWMO接到RS触发器29的一输入端，振荡器28的另一输出信号CLK(波形信号Ramp的同步时钟信号)接到下降沿触发的D触发器26的时钟输入端CK，D触发器26的数据端D接高电平或电源，参考图3，该D触发器26的输出端Q在CLK的下降沿时被置为高电平，在CLK2(CLK经延时电路形成的时钟信号CLK2)为高时被复位为低电平。并且，该D触发器26的输出端Q被连接至RS触发器29的另一端，当Q为高时，Gate被复位为低电平，从而使得主级侧开关关闭；当Q为低电平时，则由PWMO来决定Gate何时变为高电平。
具体地，当Q为低电平时，如果PWMO由低电平变为高电平时，Gate被置为高电平。由于Gate连接到主级侧开关的栅极，当其为高电平时，主级侧开关导通；当Gate再变为低电平时，主级侧开关关闭，整个环路形成负反馈，最终会把Vfbs的电压调整等于Vref。
在实际中，所述非对称锯齿波信号Ramp也可以为上升时间比下降时间慢很多的波形信号，上述触发器的选取也仅仅用作示例，本领域技术人员根据实际情况采用相应方案都是可行的，本发明对此无需加以限制。
优选的，所述参考电压Vref可以为基于带隙基准源的准确的参考电压，随电源电压变化很小，随温度变化也很小，随工艺生产的变化也很小。在更高精度要求的应用中，还可以在生产后对Vref的电压进行修调。
参考图5所示的对比技术中的反激式电源转换器中脉宽调制信号的波形示意图。在对比技术中，脉宽调制控制器通常为固定上升沿时刻，一般由振荡器的下降沿决定，而通过改变脉宽调制信号的下降沿时刻，来改变主级侧开关导通的占空比，即脉宽调制信号的下降沿时刻由反馈电压与参考电压之差进行放大获得的误差电压，与非对称锯齿波信号Ramp比较产生。在这种情况下，电压采样更新的时刻如VR1、VR2、VR3所示，占空比更新的时刻如DR1、DR2、DR3所示，可以看出，由于对比技术的脉宽调制控制器固定上升沿时刻，改变主级侧开关导通的占空比只能通过改变脉宽调制信号的下降沿时刻来进行，因而每次进行电压采样更新后，必须延迟近一个周期的时间才能影响到下一个周期的占空比更新，从而在环路瞬态响应中会积累较大延时。
参见图6所示的稳态过程建立示意图，其中，Vo1对应于对比技术中的负载响应过程，当输出负载电流从一个较低值跳变到较大值时，输出电压会剧烈下降，导致下冲，由于对比技术中，每个占空比更新周期都需要延迟近一个周期，从而会出现图中所示Vd1(下冲电压)比较大的情形。在这种情况下，则需要花费Tr1所示的时间长度，才能达到最终的稳态。
对于本发明实现方式而言，脉宽调制控制为固定下降沿时刻，而通过改变脉宽调制信号的上升沿时刻，来改变开关导通的占空比。当每次对应于脉宽调制信号的下降沿时刻进行电压采样更新后，只需要延迟半个周期或不到半个周期的时间，就能通过直接调整脉宽调制信号的下降沿时刻，影响到下一个周期的占空比更新。从图6中可以看出，由于本发明在每个占空比更新周期都提高了反应速度，所造成的下冲电压Vd2会比较小，从而使得需要恢复至稳态的时间Tr2将大大缩短。
以下对本发明实施例中各元器件的其它实现方式的举例说明。
为消除次级侧的寄生电阻Rc和二极管D3上的电压降，本发明的反激式电源转换器的辅助级侧还可以在二极管D2上基础上，新增与该二极管连接的电阻Ra，所述辅助级侧的输入电压Va经过D2和Ra，连接分压电阻Rf4和Rf5，所述辅助级的电压反馈节点FB则可为所述电阻Rf4和Rf5的分压点VFD。在本实施例中，Ra的电压降可以抵消Rc的电压降，D2的电压降可以抵消D3的电压降，从而实现更为精确的负载补偿。
在本发明的一种优选实施例中，还可以增加连接在所述主级侧电流采样单元与辅助级电压反馈节点FB之间的反馈电压采样开关器件，用于在所述主级侧电流采样单元采样主级侧开关上电流的时候接通，把IFB电流施加于FB节点上。当不需要采样电压时，关断此电流，以节省静态功耗。
在本发明的一种优选实施例中，图4中所示的电压采样电路可以如图7所示，其中，A、B之间的开关可以为一个NMOS开关或一个PMOS开关或一个PMOS和NMOS组成的互补开关。为了取得更好效果，本领域技术人员还可以采用各种消除沟道电荷效应和时钟馈通的技术，以减小非理想的采样效应。电压采样电路的输出通常接一个电容，用于保持采样的电压信号。
电压采样电路43之前的缓冲器42是可选电路，缓冲器有助于减小电压采样电路对输入节点电压影响的效果。优选的，可以采用输入电流很小的栅极输入，输出能提供足够大的电流的缓冲器，以实现输出能快速跟随输入电压的效果。
当然，其他的各种采用保持电路都可以被使用来替代本实施例中提供的电路结构，甚至在速度，精度，噪声，功耗或面积上可以实现一定的优化，从而实现更佳效果，本发明对此无需加以限制。
图4中的开关及电流检测电路可以如图8所示，其中MN1为NMOS开关器件，MN2为与MN1类型相同，宽长比不同的NMOS器件，在版图设计时需要使两者匹配，本电路可以使MN1和MN2的栅极电压相等，漏极和源极电压也相等，这样MN1和MN2的电流之比等于它们的宽长比之比，从而实现镜像的功能。
若MN1与MN2的宽长比之比等于M，则IMN2＝IMN1/M＝IPP/M。IPP为主级电感的峰值电流。Vis的电压Vis＝IMN2.Rs。
图4中的电压-电流转换电路可以如图9所示，电压信号Vis被转换为电流信号，以电流沉的方式连接于FB节点。如果MP1和MP2形成1∶1的电流镜，MN2和MN3形成1∶1的电流镜，则输出电流沉的电流为：
IFB＝Vis/Ri＝(IPP/M).(Rs/Ri) (1)
当然，MP1和MP2也可以为其他任何比例的电流镜，MN2和MN3也可以由其他任何比例的电流镜组成，只是产生的电流沉的电流值需乘上相应的系数。在集成电路中，电阻的绝对值偏差很大，但相对值可以做得很准，通过正确的版图设计，可以实现Rs和Ri的匹配，形成非常准确的比例关系。
对于变压器，需要满足各级电压之比等于各级线圈匝数之比。所以Va/Vs＝Na/Ns。而Vs＝Vo+IPs.Rc+VD，其中，VO是AC-DC转换器最终的输出电压，IPs为次级电感电流的峰值，Rc为包括铜损失的电阻和其他寄生电阻，VD为二极管D3上的电压降。
可得：
Va=(NaNs).(VO+IPS.RC+VD)---(2)]]>
由基尔霍夫电流(KCL)定理可得：
VFBRf5+IFB=Va-VFBRf4]]>
可得：
VFB=(11+Rf4Rf5).(Va-Rf4.IFB)---(3)]]>
由(2)和(3)可得：
VFB=(11+Rf4Rf5).[(NaNs).VO+(NaNs).RC.IPS+(NaNs).VD-Rf4.IFB]---(4)]]>
根据变压器特性：主、次级电压正比于主、次级线圈匝数之比，主、次级电流反比于主、次级线圈匝数之比，可知：
IPP/IPS＝1/N (5)
其中，IPP为主级电感电流的峰值，IPS为次级电感电流的峰值。N为主级与次级间的线圈匝数之比。
由(1)和(5)可知：
IFB=(IPSM.N).(RsRi)---(6)]]>
将(6)代入(4)可得：
VFB=(11+Rf4Rf5).[(NaNs).VO+(NaNs).RC.IPS+(NaNs).VD-Rf4.RsM.N.Ri.IPS]]]>
由上式可以看出，如果正确选择Rf4就可以消除IPS的影响。需满足：
NaNs.RC=(RsM.N.Ri).Rf4]]>
从而，在应用中合理选择Rf4就可达到预期效果。
在实际中，一般VD随电流变化遵循对数函数，变化率较小，对精度要求不是太高的应用中可以不补偿VD的影响。此外，一些应用中，不会直接使用AC-DC的输出电压，而是会先通过DC-DC再次调整。一般后继的DC-DC的输出电压变化范围会很小，能很好的抑制AC-DC的输出电压变化。
图2中的振荡器的一种示例可以参考图10，所述振荡器可用于产生同步的非对称锯齿波信号Ramp和时钟信号CLK。MP1，MP2，MN1，MN2和R1构成一个电流源产生电路，其电流等于ΔVgs/R1，其中ΔVgs为MN1和MN2的栅源电压之差，MP4镜像出这个电流，以此电流对电容C1充电，此电流较小(相对后述放电电流)，此时Ramp电压缓慢上升，当Ramp电压上升至R1上的电压时，反相器U1的输入端变为高电平，CLK也为高电平，MN3会导通，对电容C1放电，此放电电流远大于来至MP4的充电电流，Ramp电压被迅速放电到地电平，此时，U1的输入端变为低，CLK变为低电平，MN3关闭，MP4的电流对电容C1充电，这样周而复始下去，振荡起来。由于充电电流远小于放电电流，所以充电时间远长于放电时间，就得到了前述慢沿和快沿的效果，CLK的高电平时间对应于振荡器放电的时间。
图11示出了CLK2信号的另一种产生方法的电路结构及波形图，在本例中，Gate信号接入或非门电路NOR的1输入端，NOR的2输入端接入经反相器INV1和延时电路作用的Gate信号，NOR的输出信号为CLK2。在这种情况下，CLK2信号可以由Gate信号的下降沿产生一个窄脉冲来实现，该窄脉冲宽度可由延时电路的延时决定，此脉冲宽度可为电压采样的时间。
图12示出了CLK2信号的又一种产生方法的电路结构图，在本例中，可以通过判断FB节点的电压来产生CLK2信号；当主级侧的开关导通前，FB节点的电压为负电压；当主级侧的开关断开后，FB节点的电压会突然变成正电压，升高许多；在这种情况下，可以通过一个NMOS管MN2的阈值电压，来判断FB的节点电压是否升得很高了。由于AC-DC中经常采用高电压开关管，其导通速度较慢，这种自适应的采用方式可以带来更好效果。必要时，还可以加入更多延时，因为在FB刚上升时，有时会伴随一定的振铃现象，为了避免在振铃时采样，可以适当增加对FB节点电压采样控制信号CLK2的延时。
图13示出了本发明实施例中电流检测电路，电压采样电路和电压-电流转换电路的替代方案，这样也可以很好的实现本发明的功能。MN3和MN4以及MP1，MP2组成以MN3和MN4的源极作输入的源极输入放大器。此放大器会调整使得MN2和MN1的漏极电压相等。由于MN1和MN2的栅极接在一起，所以它们的栅源电压也相等，这样MN1和MN2的电流之比等于它们的宽长比之比。CLK为高电平时，把MP2的栅源电压采用并存储在电容Cp2上，MP3就镜像了开关MN1在CLK为高电平时的电流。MP2与开关之间是一个电压缓冲器，为了减小开关采样对MP2栅极电压的影响，避免造成采样时开关动作引起MP2栅极电压的波动。
在具体实现中，所述主级侧的开关可以为一NMOS管。也可以为一内部开关功率管，还可以为一内部开关功率管加外部NPN管组成的组合管，或者，为一内部开关功率管加外部NMOS管组成的组合管。本领域技术人员根据实际情况任意选用即可，本发明对此无需加以限制。
参考图14，示出了本发明的一种反激式电源转换器的环路控制方法实施例的流程图，所述反激式电源转换器包括主级、辅助级和次级，所述方法包括以下步骤：
步骤181、在预置的非对称锯齿波信号Ramp的快沿采样主级侧开关电流信号，并叠加至辅助级的电压反馈节点FB；
步骤182、在所述非对称锯齿波信号Ramp的慢沿开始时，关闭主级侧开关；
步骤183、从所述辅助级的电压反馈节点FB采样叠加了主级侧开关电流信号的反馈电压Vfb；
步骤184、将所述反馈电压Vfb与参考电压Vref之差进行放大，获得误差电压EAO；
步骤185、将所述误差电压EAO与波形信号Ramp的脉宽进行比较，获得脉宽调制信号PWMO；
步骤186、依据所述脉宽调制信号PWMO调整主级侧开关的导通时间点。
在具体实现中，所述脉宽调制信号PWMO的上升沿即可对应主级侧开关的导通时间点。
在本发明的一种优选实施例中，在步骤183之前还可以包括以下步骤：
在所述主级侧开关关闭后延迟预置时间。
优选的，在本发明实施例中，可以通过时钟信号来控制主级侧开关电流采样、主级侧开关关闭、反馈电压采样及PWMO信号调制的操作时间。在具体实现中，可以通过产生所述波形信号Ramp的同步时钟信号CLK；即所述CLK的上升沿对应波形信号Ramp的快沿开始时，CLK的下降沿对应波形信号Ramp的慢沿开始时；依据所述时钟信号CLK经延时后形成时钟信号CLK2。
在这种情况下，可以在CLK为高时采样主级侧开关电流信号；在CLK的下降沿使得主级侧开关关闭；在CLK2为高时，采样叠加了主级侧开关电流信号的反馈电压；以及，在CLK2由高变低后的波形信号Ramp的慢沿部分，由所述脉宽调制信号PWMO调整主级侧开关的导通时间点。
对于方法实施例而言，由于其与前述反激式电源转换器的各实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
在具体实现中，可以将本发明的反激式电源转换器应用于交流-直流(AC-DC)转换器中，在这种情况下，所述交流-直流转换器包括桥式整流电路、滤波电路和采用隔离结构的反激式电源转换器，所述反激式电源转换器包括以下单元：
主级侧电流采样单元，用于在预置的非对称锯齿波信号Ramp的快沿采样主级侧开关电流信号，并叠加至辅助级的电压反馈节点FB；
脉宽控制单元，用于在所述非对称锯齿波信号Ramp的慢沿开始时，关闭主级侧开关；以及，依据脉宽调制信号PWMO调整主级侧开关的导通时间点；
调制单元，工作在所述非对称锯齿波信号Ramp的慢沿，包括以下子单元：
反馈电压采样子单元，用于从所述辅助级的电压反馈节点FB采样反馈电压Vfb；
电压对比子单元，用于将所述反馈电压Vfb与参考电压Vref之差进行放大，获得误差电压EAO；
脉宽对比子单元，用于将所述误差电压EAO与波形信号Ramp的脉宽进行比较，获得脉宽调制信号PWMO。
在实际中，所述桥式整流电路可以为全桥全波整流电路构成或半波整流电路构成；滤波电路可以为π型滤波器，也可以为其它类型的滤波器，本发明对此无需加以限制。
在具体实现中，所述脉宽调制信号PWMO的上升沿时刻对应主级侧开关的导通时间点。
优选的，所述调制单元还可以包括：
延时子单元，用于在所述主级侧开关关闭后延迟预置时间触发反馈电压采样子单元。
在本发明的一种优选实施例中，所述脉宽控制单元可以包括以下子单元：
第一时钟信号产生子单元，用于产生所述波形信号Ramp的同步时钟信号CLK；所述CLK的上升沿对应波形信号Ramp的快沿开始时，CLK的下降沿对应波形信号Ramp的慢沿开始时；
第二时钟信号产生子单元，用于由所述时钟信号CLK经延时子单元后形成时钟信号CLK2；
第一触发器，所述时钟信号CLK和CLK2分别接入该触发器的输入端，该触发器的输出信号Q在所述时钟信号CLK的下降沿被置为高电平；以及，在所述时钟信号CLK2为高时被复位为低电平；
第二触发器，该触发器的输入端分别接入所述脉宽调制信号PWMO和第一触发器的输出信号Q，该触发器的输出信号Gate在所述第一触发器的输出信号Q为高电平时被复位为低电平，使主级侧开关关闭；在所述输出信号Q为低电平时，如果PWMO由低电平变为高电平时，则Gate信号被置为高电平，使主级侧开关导通。
在本发明实施例中，所述反激式电源转换器的辅助级侧可以包括两个分压电阻Rf4和Rf5，所述辅助级的电压反馈节点FB可以为所述电阻Rf4和Rf5的分压点。
更为优选的，所述反激式电源转换器的辅助级侧还可以包括二极管D2及电阻Ra，所述辅助级侧的输入电压Va经过D2和Ra，连接分压电阻Rf4和Rf5。
在本发明实施例中，所述反激式电源转换器还可以包括：
连接在所述主级侧电流采样单元与辅助级电压反馈节点FB之间的反馈电压采样开关器件，用于在所述主级侧电流采样单元采样主级侧开关上电流的时候接通。
作为另一实施例，所述第二时钟信号产生子单元还可以用于在辅助级电压反馈节点FB的节点电压高于一预设阈值时，产生时钟信号CLK2。
由于在前述反激式电源转换器的实施例中，有多个结合AC-DC转换器的具体说明，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种反激式电源转换器、一种反激式电源转换器的环路控制方法及一种AC-DC转换器进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。