可在低电源电压下运行的降低电位产生电路 【技术领域】
本发明一般地涉及电源电路和半导体器件，特别是涉及一种用于产生内部降低的电位的电源电路以及涉及使用这种电路的半导体器件。
背景技术
在诸如动态随机存取存储器(DRAM)那样的半导体器件中，从器件外部提供的电源电位在内部被降低，由此，用内部降低的电位来驱动某些电路元件，例如存储器核心元件。
产生已降低的电位的内部降低电位产生电路典型地使用一系列电阻对从外部电源提供的电位进行分压，并且设定一个上限和一个下限，它们定义了所产生的已降低的电位的一个范围。内部降低电位的产生电路使用一个电流镜像电路来控制它的输出电位，使得它停留在上限和下限之间。
图1是一份电路图，表示一种现有技术的内部降低电位产生电路的配置。
图1的内部降低电位产生电路10包括各PMOS型晶体三极管11至14，各NMOS型晶体三极管15至18，各NMOS型晶体三极管21至24，各PMOS型晶体三极管25至27，一个倒相器31，一个PMOS型晶体三极管32，一个NMOS型晶体三极管33，以及电阻R1至R3。
电阻R1至R3被串联连接，由此形成一个电位分压器，它对介于电位VF以及电位VSS之间的电位进行分压。电位VF从一个外部电源电位VDD产生，并且是与VDD无关的一个固定电位。电位分压器产生一个下限参考电位vl，作为已降低的电位的下限，以及一个上限参考电位vu，作为已降低的电位的上限。
各PMOS型晶体三极管11至14以及各NMOS型晶体三极管15至18一起，组成一个NMOS型电流镜像电路，它起到比较器的作用。NMOS型电流镜像电路有一个输入节点，这就是NMOS晶体三极管15的栅极，它接收来自电位分压器的下限参考电位vl。各NMOS晶体三极管21至24，以及各PMOS晶体三极管25至27一起，组成一个PMOS型电流镜像电路，它起到比较器的作用。PMOS型晶体三极管25的栅极用作该PMOS型电流镜像电路的输入节点，并接收来自电位分压器的上限参考电位vu。
在下限一侧的NMOS型电流镜像电路产生一个输出，它被送往PMOS型晶体三极管32的栅极。在上限一侧的PMOS型电流镜像电路的输出被送往NMOS型晶体三极管33的栅极。PMOS晶体三极管32以及NMOS晶体三极管33在它们的漏极处互相连接，并且从介于这些晶体三极管之间的连接点输出一个已降低的电位vpr。所产生的已降低的电位vpr被送往半导体器件的内部电路，并且还被反馈到下限一侧的NMOS型电流镜像电路以及上限一侧的NMOS型电流镜像电路。
下限一侧的NMOS型电流镜像电路将所产生的已降低的电位vpr跟下限参考电位vl加以比较。若已降低的电位vpr低于下限参考电位vl，则NMOS型晶体三极管15变为导通，它将节点n0的电位拉到低电位。这使得PMOS晶体三极管32导通，将已降低的vpr拉上去。若已降低的电位vpr高于下限参考电位次vl，则NMOS晶体三极管15变为截止，从而使节点n0的电位保持高电平，由此使得PMOS晶体三极管32截止。
上限一侧的PMOS型电流镜像电路将所产生的已降低的电位vpr跟上限参考电位vu加以比较。若已降低的电位vpr高于上限参考电位vu，则PMOS晶体三极管25变为导通，它将节点n1的电位拉到高电位。这使得NMOS晶体三极管33导通，将已降低的电位vpr拉下来。若已降低的电位vpr低于上限参考电位vu，则PMOS型晶体三极管25变为截止，从而使节点n1的电位保持低电平，由此使得NMOS晶体三极管33截止。
当半导体器件被设置为低功耗模式时，信号ulp变为高电平。当低功耗模式进入信号ulp变为高电平时，各NMOS型晶体三极管21和24变为导通，并且PMOS型晶体三极管27变为截止。其结果是，上限一侧的PMOS型电流镜像电路将停止工作。节点n1的电位变为低电平，由此使NMOS晶体三极管33截止。这就避免了漏电流从已降低的电位vpr流到地电位VSS。而且，PMOS型晶体三极管11至14导通，以及NMOS型晶体三极管18截止。这就使节点n0的电位变为高电平，并使PMOS晶体三极管32截止。
通过进行上述操作，内部降低电位产生电路10产生并控制已降低的电位vpr，使得已降低的电位vpr落在上限参考电位vu以及下限参考电位vl之间。
现在的半导体器件通常被供以外部电源电位，为了降低功耗，该电位被设置为相对低。图1的内部降低电位产生电路10在上限一侧使用PMOS型电流镜像电路。当外部电源电压VDD降低时，介于上限参考电位vu与电源电压VDD之间的差值变小，使得PMOS晶体三极管25和26不能充分地导通。其结果是，在上限一侧的PMOS型电流镜像电路不能表现出足够的增益。
因此，需要有这样一种电源电路和这样一种半导体器件，即使当外部电源电位为相对地低时，仍能适当地产生内部降低的电位。
【发明内容】
本发明的总目标就是提供一种电源电路和一种半导体器件，它们基本上能避免由于现有技术的限制和缺点所引起的一个或多个问题。
在随后地叙述中，将说明本发明的各项特征和优点，并且从以下的描述和诸附图中，将部分地变得更加明显，或者根据在本说明书中所提供的内容，通过实践本发明也可以了解。通过在本说明书中以如此充分、明确、精炼和精确的描述特别地指出的一种电源电路和一种半导体器件，将能实现和获得本发明的各项目标以及其他的各项特征和优点，使得专业人士能实践本发明。
为了实现这些和其他优点，并且根据本文所体现的和广义地描述的本发明的目的，根据本发明的一个电源电路包括：一个第一NMOS型电流镜像电路，它将第一电位跟第二电位进行比较；一个第二NMOS型电流镜像电路，它将第一电位跟第三电位进行比较；以及一个电压设置电路，它响应于第一和第二NMOS型电流镜像电路的输出，调节第一电位，使得第一电位落在第二电位和第三电位之间。
在如上所述的电源电路中，电位设置电路包括一个PMOS型晶体三极管以及一个NMOS型晶体三极管，它们被串联连接，以形成介于电源电位以及地电位之间的一个晶体三极管序列，第一NMOS型电流镜像电路的输出端被连接到所述晶体三极管序列中的PMOS晶体三极管的栅极，第二NMOS型电流镜像电路的输出端被连接到所述晶体三极管序列中的NMOS晶体三极管的栅极，并且在介于所述晶体三极管序列中的PMOS晶体三极管和NMOS晶体三极管之间的一个结合点处，产生第一电位。
此外，如上所述的电源电路还包括一个电路，它响应于一个预定信号的确立，挂起第二NMOS型电流镜像电路的运作，以及一个NMOS型晶体三极管，它被连接到介于地电位以及所述晶体三极管序列中的NMOS型晶体三极管的栅极之间，并且，响应于预定信号的确立，它变为导通，使得所述晶体三极管序列中的NMOS型晶体三极管的栅极被连接到地电位。
如上所述的电源电路产生并控制已降低的电位(即，第一电位)，使得已降低的电位落在下限参考电位(即，第二电位)以及上限参考电位(即，第三电位)之间。本发明的配置在上限一侧以及下限一侧都使用一个NMOS型电流镜像电路，使得，即使作为降低外部电源电位的结果，介于上限参考电位以及电源电位之间的差值变小时，用于NMOS型电流镜像电路之中的各NMOS型晶体三极管仍能充分地导通。因此，即使为了降低功耗的目的而将外部电源电位设置为一个相对低的电位，在上限一侧的NMOS型电流镜像电路仍能给出足够的增益。
此外，当一个低功耗模式进入信号(即，预定信号)被确立时，在上限一侧的NMOS型电流镜像电路将停止工作。当出现这种情况时，在晶体三极管序列中的NMOS型晶体三极管栅极上的电位可能没有充分地降低到低电平。在本发明中，提供了一种NMOS型晶体三极管，响应于低功耗模式进入信号的确立，它变为导通，由此使栅极电位充分地降低到低电平，并使晶体三极管序列中的NMOS型晶体三极管截止。这就避免了漏电流从已降低的电位流向地电位。
通过下面的详细说明并结合诸附图进行阅读，将使本发明的其他目标和进一步的特征变得更为明显。
【附图说明】
图1是一份电路图，表示一种现有技术的内部降低电位发生电路的配置；
图2是一份方框图，表示采用本发明的内部降低电位发生电路的半导体器件的一个实例；
图3是一份电路图，表示根据本发明的内部降低电位发生电路的配置；
图4A至图4C这几份图表示一种NMOS型电流镜像电路和一种PMOS型电流镜像电路的特性。
【具体实施方式】
下面，将参照诸附图，对本发明的各实施例进行说明。
图2是一份方框图，表示采用本发明的内部降低电位发生电路的半导体器件的一个实例。虽然图2表示一种半导体存储器器件作为一个实例，但是本发明的半导体器件不局限于半导体存储器器件。
图2的半导体存储器器件20包括一个输入/输出接口21，一个地址解码器22，一个数据控制器23，一个存储器核心24，以及一个电源电路25。输入/输出接口21从器件外部接收地址信号，输入数据信号和控制信号，并且向器件外部提供输出数据信号。由地址解码器22对已提供的地址信号进行解码。
存储器核心24包括存储器各单元，各字线，各位线，各读放大器，等等。在数据读出操作的情况下，响应于由地址解码器22解码的一个行地址，一根字线被激活，并且从相应的存储器各单元读出的数据经由各位线被送往各读放大器。数据从对应于由地址解码器22解码的一个列地址的各读放大器读出，并且随即通过数据控制器23以及输入/输出接口21被送往器件外部。
在数据写入操作的情况下，响应于由地址解码器22解码的一个行地址，一根字线被激活，并且从相应的存储器各单元读出准备经由各位线被送往各读放大器的数据。此后，通过数据控制器23，将数据写入对应于由地址解码器22解码的一个列地址的一个读出放大器，接着各读放大器的数据被存储或重新存储到各存储器单元之中。
电源电路25包括本发明的内部降低电位发生电路，并且向半导体存储器器件20的各部分提供预定的电源电位。由电源电路25的内部降低电位产生电路产生的已降低的电位被送往，例如，存储器核心24，并且被用来作为一个单元的基板电位以及用于对各位线进行预充电的预充电电位。
当从器件外部提供的各控制信号表示已经进入低功耗模式时，输入/输出接口21就给出低功耗模式进入信号ulp。响应于低功耗模式进入信号ulp的确立，电源电路25进行这样的处理，例如，在半导体存储器器件20的各单元中，将其操作被挂起的预定的各单元的电源挂起。
图3是一份电路图，表示根据本发明的内部降低电位发生电路的配置。
图3的内部降低电位发生电路包括各PMOS型晶体三极管31至34，各NMOS晶体三极管35至38，各PMOS型晶体三极管41至44，各NMOS型晶体三极管45至47，一个倒相器51，一个PMOS型晶体三极管52，一个NMOS型晶体三极管53，以及电阻R1至R3。
电阻R1至R3被串联连接，由此形成一个电位分压器，它对介于电位VF以及电位VSS之间的电位进行分压。电位VF从一个外部电源电位VDD产生，并且是与VDD无关的一个固定电位。电位分压器产生一个下限参考电位vl，作为已降低的电位的下限，以及一个上限参考电位vu，作为已降低的电位的上限。
各PMOS型晶体三极管31至34以及各NMOS型晶体三极管35至38一起，组成一个NMOS型电流镜像电路，它起到比较器的作用。NMOS型电流镜像电路有一个输入节点，这就是NMOS型晶体三极管35的栅极，它接收来自电位分压器的下限参考电位vl。各PMOS型晶体三极管41至44，以及各NMOS型晶体三极管45至47一起，组成一个NMOS型电流镜像电路，它起到比较器的作用。NMOS型晶体三极管45的栅极用作NMOS型电流镜像电路的输入节点，它接收来自电位分压器的上限参考电位vu。
这样一来，本发明不仅在下限一侧，而且在上限一侧使用NMOS型电流镜像电路。
在下限一侧的NMOS型电流镜像电路产生一个输出，它被送往PMOS型晶体三极管52的栅极。在上限一侧的NMOS型电流镜像电路的输出被送往NMOS型晶体三极管53的栅极。PMOS型晶体三极管52以及NMOS型晶体三极管53在它们的漏极处互相连接，并且从介于这些晶体三极管之间的连接点处输出一个已降低的电位vpr。所产生的已降低的电位vpr被送往半导体器件的内部电路，并且还被反馈到下限一侧的NMOS型电流镜像电路以及上限一侧的NMOS型电流镜像电路。
下限一侧的NMOS型电流镜像电路将所产生的已降低的电位vpr跟下限参考电位vl加以比较。若已降低的电位vpr低于下限参考电位次vl，则NMOS晶体三极管35变为导通，它将节点n0的电位拉到低电平。这使得PMOS型晶体三极管52导通，将已降低的vpr拉上来。若已降低的电位vpr高于下限参考电位次vl，则NMOS型晶体三极管35变为截止，从而使节点n0的电位保持在高电平，由此使得PMOS型晶体三极管52截止。
上限一侧的NMOS型电流镜像电路将所产生的已降低的电位vpr跟上限参考电位vu加以比较。若已降低的电位vpr高于上限参考电位vu，则NMOS型晶体三极管45变为截止，它将节点n1的电位保持在高电平。这使得PMOS型晶体三极管53导通，将已降低的vpr拉下来。若已降低的电位vpr低于上限参考电位vu，则NMOS型晶体三极管45变为导通，从而使节点n1的电位下拉到低电平，由此使得NMOS晶体三极管53截止。
当半导体器件被设置为低功耗模式时，信号ulp变为高电平。当低功耗模式进入信号ulp变为高电平时，各PMOS型晶体三极管41和43变为截止。其结果是，上限一侧的NMOS型电流镜像电路将停止工作。由于NMOS型晶体三极管47的电阻的影响，当出现这种情况时，节点n1的电位可能没有充分地下拉到低电平。在本发明中，响应于低功耗模式进入信号ulp变为高电平，NMOS型晶体三极管54变为导通，以便使节点n1的电位被充分地下拉到低电平，由此使NMOS型晶体三极管53截止。这就避免了漏电流从已降低的电位vpr流到地电位VSS。而且，PMOS型晶体三极管31至34导通，以及NMOS型晶体三极管38截止。这就使节点n0的电位变为高电平，从而使PMOS型晶体三极管52截止。
在上限一侧的NMOS型电流镜像电路中，当已降低的电位vpr低于上限参考电位vu时，最好是使NMOS型晶体三极管53完全截止。为了做到这一点，就需要将节点n1的电位下拉到VSS电平。在图3所示的本发明的内部降低电位产生电路30中，NMOS型晶体三极管47被赋予这样的特性，即，当已降低的电位vpr低于上限参考电压vu时，NMOS型晶体三极管53变为充分地截止。
通过进行上述操作，内部降低电位产生电路30产生并控制已降低的电位vpr，使得已降低的电位vpr落在上限参考电位vu以及下限参考电位vl之间。本发明的配置除了在下限一侧以外，还在上限一侧使用一个NMOS型电流镜像电路，即使由于外部电源电位VDD降低而使得介于上限参考电位vu与电源电压VDD之间的差值变小时，NMOS型晶体三极管45和46还能充分地导通。因此，即使为了降低功耗的目的而将外部电源电位设置为一个相对低的电位时，在上限一侧的NMOS型电流镜像电路仍能给出足够的增益。
图4A至图4C这几份图表示一种NMOS型电流镜像电路和一种PMOS型电流镜像电路的特性。
图4A表示NMOS型电流镜像电路和PMOS型电流镜像电路的增益的频率特性。实线表示NMOS型电流镜像电路的增益，虚线表示PMOS型电流镜像电路的增益。如图4A所示，在整个频率范围内，这两种电流镜像电路都表现出基本上相同的增益。
图4B表示外部电源电位VDD为2.5V时的情形。实线表示NMOS型电流镜像电路的增益的频率特性，虚线表示PMOS型电流镜像电路的增益的频率特性。如图4A和图4B所示，当电源电位VDD降低时，PMOS型电流镜像电路的增益在高频区域稍有降低。然而，跟NMOS型电流镜像电路相比较，只是观察到轻微的恶化。
图4C表示外部电源电位VDD为1.6V时的情形。实线表示NMOS型电流镜像电路的增益的频率特性，虚线表示PMOS型电流镜像电路的增益的频率特性。如图4C所示，当电源电压VDD降低时，跟NMOS型电流镜像电路相比较，PMOS型电流镜像电路的增益在整个频率范围内基本上都有所降低。在这样的电源电压的条件下，图1的内部降低电压产生电路10不能正确地工作，以产生适当的已降低的电位vpr。
本发明的内部降低电压产生电路对上限一侧和下限一侧都使用NMOS型电流镜像电路。采用这样的配置，如图4C所示，即使当外部电源电位VDD降低到1.6V上下，内部降低电压产生电路仍能正确地工作，以产生一个已降低的电位vpr。
此外，本发明并不局限于这些实施例，在不超出本发明的范围的前提下，可以作出各种变动与修改。
本发明基于2001年11月29日向日本专利局提交的日本优先权申请第二001-364683号，其全部内容在此作为参考。