一种利用可调式熔丝调整参考电压的电路 【技术领域】
本发明与一种可调式熔丝电路有关，特别是指一种二元双向的可调式熔丝电路。
背景技术
近来，由于半导体工业光刻及刻蚀技术的进步，使得单一芯片的积集度几乎是十年前的三个数量级。为了完成如此高密度的集成电路元件，先进半导体工艺是无庸置疑地具有最大贡献，另外，数据修复概念与可调式熔丝电路同样也具有相当地贡献。在每个半导体制作的过程中，必须利用高科技去精准地处理与控制所有工艺。特别是在深次微米纪元，甚至于可以说是处在纳米阶段，当主动元件，例如：金氧半导体、双载子晶体管等，以及被动元件，例如：电阻、电容等，在工艺上有许些误失时，都会造成产能上的损失，其中一个原因就是当这些元件为微型元件时，控制掺入杂质的浓度是非常敏感于掺入及回火的条件。
因此，为了提高良率(yield)，经检测后晶片的电性效能低于原先预期且又在一可容许的状况时，就可利用一可调式熔丝电路来调整电路电阻值。一般而言，可调式保险丝电路包含了多个熔丝、一些控制信号以及数个串联或并联电阻用以调整一合适或需要的电流路径。一旦经测试后的电性效能满足所需，就保留该电流路径，接着，再利用通以高电流或激光的方式将冗余的熔丝烧毁。
特别的是，电池保护IC需要高准确度的参考电压(+/-0.5％)。然而，因为IC工艺中必然的工艺误差导致要得到一高准确度及高产能的参考电压是十分困难的。通常会利用二元搜寻(binary search)方法来调整及降低所需的熔丝数目。
就现有技术中的可调式电路而论，请参考图1所示，为一已简化的电路，该电话包含有熔丝F1、F2、F4、F8及数个电阻。所有的电阻都具有相同的电阻值R，并以串联或并联的方式排列成16种组合。熔丝F1、F2、F4与F8插入GND-A、A-B、B-C与C-D之间的节点。在GND-A节点间，四个电阻以并联的方式排列，因此，当熔丝F1烧毁时，输出端OUT电阻值会增加1/4R。在A-B节点间，二个电阻以并联的方式排列，因此，当熔丝F2烧毁时，输出端OUT电阻值会增加1/2R。在B-C节点间存在一电阻，因此，当熔丝F4烧毁时，输出端OUT电阻值会增加R。在C-D节点间，二个电阻以串联的方式排列，因此，当熔丝F8烧毁时，输出端OUT电阻值会增加2R。
因此，当熔丝F1、F2、F4与F8短路时，分别相当于1、2、4与8个单位的电阻。每一个单位的电阻均定义为一个调整步骤，利用一高电流通过这些熔丝，或是以激光或其它方法去烧毁熔丝，便可达到调整参考电压的目的。根据这个方法，该设计的参考电压以低于目标值为目的并进行后续的调整。
值得注意的是这些调整步骤都是正的。这些调整步骤可能的排列方式及其与烧毁的保险丝间相关的连结列如表1所示。
表1
烧毁的 熔丝 F1 F2 F1， F2 F4 F1， F4 F2， F4 F1， F2， F4 F8 F1， F8 F2， F8 F1， F2， F8 F4， F8 F1， F4， F8 F2， F4， F8 F1， F2， F4， F8 调整 步骤数 +1 +2 +3 +4 +5 +6 +7 +8 +9 +10 +11 +12 +13 +14 +15
因此，如图1所示的电路仅能提供单一方向的调整，就像调整步骤总是只有正的或是负的，结果如表1所列。另外，熔丝调整步骤数目间的关系就像是一种二进制码，分别以F1、F2、F4与F8作为最低位、第二位、第三位及最高位。例如：11调整步骤相当于烧毁熔丝F1、F2与F8，其总调整步骤数目为1+2+8。
当然，也有可能需要烧毁所有的熔丝去符合规格，然而，熔丝的烧毁程序并不会达到100％效果，有时候它可能还会损害其内部电路，同时，也会增加芯片检测的时间。
实际上，每个调整参数都有一具上下限的规格值，例如：电池保护IC的作动电压(4.3V+/-25mV)。而且现在IC工艺的变化也少于以往，所以，如果我们设计一以符合典型规格值为目的的参考电压，便可避免某些熔丝的烧毁。
【发明内容】
本发明提供一二元双向的可调式熔丝电路。
依据本发明，该二元双向可调式熔丝电路包含：第一电阻组，该第一电阻组具有四个以并联方式连接的电阻及以一第一熔丝连接该电阻组的两端以提供一个调整步骤；
第二电阻组，该第二电阻组具有二个以串联方式连接的电阻及以一第二熔丝连接该电阻组的两端以提供八个调整步骤；
第三电阻组，该第三电阻组具有二个以并联方式连接的电阻及以一第三熔丝连接该电阻组地两端以提供二个调整步骤；
第四电阻组，该第四电阻组具有一个电阻及以一第四熔丝连接该电阻组的两端以提供四个调整步骤；
也包含一第一负载电阻及第二负载电阻。
依据本发明的第一较佳实施例，第一电阻组、第二电阻组、第一电阻组、第一负载电阻、第三电阻组、第四电阻组与第二负载电阻以串联方式连结。输出端位在第三电阻组和第一负载电阻间的节点以至于由第三电阻组与第四电阻组所提供的调整步骤恰好和由第一电阻组与第二电阻组所提供的相反。
在第二较佳实施例中，第二电阻组、第一负载电阻、第三电阻组、第一电阻组、第四电阻组与第二负载电阻则是以串联方式连结。输出端位在第三电阻组和第一负载电阻间的节点以至于由第一电阻组、第三电阻组与第四电阻组所提供的调整步骤恰好和由第二电阻组所提供的相反。
本发明的调整步骤为双向，且节省检测时间，并减少因保险丝烧毁所可能造成的芯片损毁。
【附图说明】
本发明的较佳实施例将于往后的说明文字中辅以下列图形做更详细的阐述：
图1显示依照现有技术的方法形成一二元单向可调式熔丝电路的示意图；
图2显示依照本发明第一较佳实施例的方法形成一二元双向可调式熔丝电路的示意图；及
图3显示依照本发明第二较佳实施例的方法形成一二元双向可调式熔丝电路的示意图。
主要元件符号说明
F1第一熔丝 F2第三熔丝
F8第二熔丝 F4第四熔丝
R1～R8电阻
RL1第一负载电阻 RL2第二负载电阻
10第一电阻组 20第三电阻组
30第二电阻组 40第四电阻组
50电压源
SA、SB、SC、SD、SE控制信号
A、B、C、D节点
【具体实施方式】
请参考图1所示，一二元可调式电路因其自参考接地点到输出端的调整步骤数目均是以2的n次方增加，其中n为0，1，2和3，且上述的电路的输出端位于最高位上，故仅能提供使用者单一方向的调整。有时，一种可双向调整的方法往往较节省检测所需花费的时间。因此，本发明提供的微调电路方法是利用二元双向可调式电路以解决在现有技术中所遭遇的问题。
参考图2所示，电阻总数量与图1相同，但是改变了节点与输出端的排列方式。一二元双向可调式电路由四个电阻组10，20，30，40和两个负载电阻RL1，RL2所组成。
该电路包含(1)第一电阻组10，有4个以并联方式连结的电阻R1，R2，R3，R4及一第一熔丝F1连接该电阻组的两端以提供一个调整步骤；(2)第二电阻组20，有二个以串联方式连结的电阻R5，R6及一第二熔丝F8连接该电阻组的两端以提供八个调整步骤；(3)第三电阻组30，有二个以并联方式连结的电阻R7，R8及一第三熔丝F2连接该电阻组的两端以提供二个调整步骤；(4)第四电阻组40，有一个电阻R9及一第四熔丝F4连接该电阻组的两端以提供四个调整步骤；(5)一第一负载电阻RL1；(6)一第二负载电阻RL2；和(7)一电压源50。随后，请继续参考图2，该四个电阻组10，20，30，40和两个负载电阻RL1，RL2以串联的方式自接地端(GND)排列如下：GND，第一电阻组10，第二电阻组20，第一负载电阻RL1，第三电阻组30，第四电阻组40，第二负载电阻RL2和电压源50。
接着，输出端OUT位于第三电阻组和第一负载电阻间的节点。因此，该输出端OUT位置是位在第三电阻组30和第四电阻组40之下，及第一电阻组10和第二电阻组20之上。既然前二者30，40是在输出端OUT之上，因此，该30，40对于该电路电阻的影响相当于负调整步骤，与后两者10，20正调整步骤的影响相反。
紧接着，可以通过简单的计算，如：加、减或两者皆可，以得到该调整步骤的四种可能的排列方式为：-4，-2，+8与+1，其结果如表2所示：
表2
(在这里的X代表的是指“无”的意思)
因此，该二元可调式电路所能提供的是双向地进行非对称性地“正”或是“负”调整。我们可以利用该“正”或是“负”调整步骤来调整参考点。接着，在将熔丝烧毁后，可以利用控制信号SA，SB，SC，SD，SE去接近该目标值。
前述所提的实施例仅是为了方便阐述本发明，并非为了限制专利范围，举一例来说，即使第四电阻组40和第三电阻组30交换位置或是第一电阻组10，第二电阻组20与第一负载电阻RL1以不同的顺序串联连结都不会改变该二元双向可调式电路的正或负调整步骤。
同时，该二元双向可调式电路输出端OUT位置也可以修正使得正调整步骤数目与负调整步骤数目较为对称。请参考图3所示，该四个电阻组10，20，30，40和两个负载电阻RL1，RL2以串联的方式自接地端(GND)排列如下：
GND，第二电阻组20，第一负载电阻RL1，第三电阻组30，第一电阻组10，第四电阻组40，第二负载电阻RL2和电压源50。接着，输出端OUT位于第三电阻组和第一负载电阻间的节点。随后，可以通过简单的计算，如：加、减或两者皆可，得到该调整步骤的四种可能的排列方式为：-4，-2，-8与+8，其结果如表3所示：
表3
本发明的好处在于：
(1)调整步骤为双向的。
(2)节省检测时间。
(3)减少因保险丝烧毁所可能造成的芯片损毁。
本发明虽以较佳实例阐明如上，然其并非用以限定本发明精神与发明实体仅止于上述实施例。对所属技术领域中具有通常知识者，当可轻易了解并利用其它元件或方式来产生相同的功效。例如：在较佳实施例中所述的四个电阻组仅为方便说明，本发明的精神当然可以延伸至N个电阻组。是以，在不脱离本发明的精神与范围内所作的修改，均应包含在权利要求范围内。