具有双交叉点阵列的三维半导体存储器器件及其制造方法.pdf

1、(10)申请公布号 CN 102832220 A (43)申请公布日 2012.12.19 C N 1 0 2 8 3 2 2 2 0 A *CN102832220A* (21)申请号 201210194507.6 (22)申请日 2012.06.13 10-2011-0056994 2011.06.13 KR H01L 27/10(2006.01) H01L 21/82(2006.01) (71)申请人三星电子株式会社 地址韩国京畿道 (72)发明人白寅圭 金善政 (74)专利代理机构北京天昊联合知识产权代理 有限公司 11112 代理人姜盛花 陈源 (54) 发明名称 具有双交叉点阵列的三

2、维半导体存储器器件 及其制造方法 (57) 摘要 本发明涉及具有双交叉点阵列的三维半导体 存储器器件及其制造方法。该器件可以包括布置 在不同垂直层面以限定两个交叉点的第一、第二 和第三导线，以及分别布置在这两个交叉点处的 两个存储器单元。所述第一和第二导线可以彼此 平行地延伸，所述第三导线可以延伸成与所述第 一和第二导线交叉。在垂直截面视图中，所述第一 和第二导线可以沿着所述第三导线的长度交替设 置，并且所述第三导线可以在垂直方向上与所述 第一和第二导线间隔开。 (30)优先权数据 (51)Int.Cl. 权利要求书6页 说明书23页 附图39页 (19)中华人民共和国国家知识产权局 (12)

3、发明专利申请 权利要求书 6 页 说明书 23 页 附图 39 页 1/6页 2 1.一种半导体存储器器件，包括： 第一导线，沿第一方向延伸； 第二导线，平行于所述第一导线沿着所述第一方向延伸并且布置成在垂直方向上比所 述第一导线高； 第三导线，沿着第二方向延伸以与所述第一导线和第二导线交叉从而与所述第一导线 和第二导线形成交叉点，并且布置成在垂直方向上比所述第二导线高；以及 第一存储器单元和第二存储器单元，分别设置在所述第一导线与所述第三导线的交叉 点处以及所述第二导线与所述第三导线的交叉点处。 2.权利要求1的半导体存储器器件，其中所述第一导线与第二导线在第二方向上彼此 偏移预定距离。 3

4、.权利要求2的半导体存储器器件，其中所述第一存储器单元形成为具有限制在第一 导线与第三导线的对应的交叉点内的岛形状，并且所述第二存储器单元形成为具有限制在 第二导线与第三导线的交叉点中对应的一个交叉点内的岛形状。 4.权利要求1的半导体存储器器件，还包括： 第一电极，其具有第一高度用以连接第一导线和第三导线；以及 第二电极，其具有小于所述第一高度的第二高度用以连接第二导线和第三导线。 5.权利要求1的半导体存储器器件，还包括； 第一下电极和第二下电极，在所述第一方向上所述第一下电极和第二下电极分别沿着 所述第一导线和所述第二导线设置； 上电极，在所述第二方向上所述上电极沿着所述第三导线的长度延

5、伸；以及 数据存储层，与所述上电极一起在所述第二方向上延伸并且布置在所述上电极与所述 第一下电极之间以及布置在所述上电极与所述第二下电极之间，以分别在交叉点处形成所 述第一存储器单元和第二存储器单元。 6.权利要求5的半导体存储器器件，其中所述数据存储层包括如下材料中的至少一 种：金属氧化物（例如，TiOx、HfOx、TaOx、NiOx、ZrOx和WOx）、金属氮化物（例如，BNx和 AlNx）、具有钙钛矿结构的氧化物（例如，PrCaMnO和掺杂SrTiO）以及包含高扩散率的金属 离子（例如，Cu和Ag）的固体电解质（例如，GeTe和GeS）。 7.权利要求5的半导体存储器器件，其中所述数据存

6、储层由相变材料形成，所述相变 材料根据温度和加热时间从高电阻（非晶）状态转换到低电阻（结晶）状态并且复原。 8.权利要求5的半导体存储器器件，其中所述数据存储层包括至少两个铁磁层。 9.权利要求5的半导体存储器器件，还包括： 垂直叠置的至少一个附加的相同半导体存储器器件，使得其中所述第一存储器单元和 第二存储器单元垂直地或三维地布置。 10.权利要求5的半导体存储器器件，其中所述第一下电极具有限制在所述第一导线 和所述第三导线的交叉点内的岛形状，并且所述第二下电极具有限制在所述第二导线和所 述第三导线的交叉点内的岛形状。 11.权利要求5的半导体存储器器件，还包括： 第一选择器件，夹置在所述第

7、一下电极和所述数据存储层之间以控制流过所述第一存 储器单元的电流；以及 权 利 要 求 书CN 102832220 A 2/6页 3 第二选择器件，夹置在所述第二下电极和所述数据存储层之间以控制流过所述第二存 储器单元的电流。 12.权利要求11的半导体存储器器件，其中每个所述第一选择器件都具有限制在所述 第一导线和第三导线的交叉点内的岛形状，并且所述第二选择器件具有限制在所述第二导 线和第三导线的交叉点内的岛形状。 13.权利要求11的半导体存储器器件，其中所述第一选择器件布置在各自的第一下电 极上，并且所述第一下电极和所述第一选择器件都具有限制在所述第一导线和第三导线的 交叉点内的岛形状；

8、并且所述第二选择器件布置在所述各自的第二下电极上，并且所述第 二下电极和所述第二选择器件都具有限制在所述第二导线和第三导线的交叉点内的岛形 状。 14.权利要求11的半导体存储器器件，其中所述第一选择器件之间的节距以及所述第 二选择器件之间的节距分别小于第一导线和第二导线的宽度。 15.权利要求11的半导体存储器器件，其中所述第一选择器件和第二选择器件形成为 提供二极管整流特性。 16.权利要求5的半导体存储器器件，其中所述第一导线之间的节距等于每条第一导 线的宽度的两倍，并且所述第二导线之间的节距等于每条第二导线的宽度的两倍。 17.权利要求5的半导体存储器器件，其中所述第三导线之间的节距等

9、于每条第三导 线的宽度的两倍。 18.权利要求5的半导体存储器器件，其中所述第一下电极和所述数据存储层之间的 接触以及所述第二下电极和所述数据存储层之间的接触具有非线性的电流特性。 19.权利要求16的半导体存储器器件，其中所述第一下电极和第二下电极与所述数据 存储层形成肖特基特性接触。 20.权利要求5的半导体存储器器件，其中所述数据存储层的电阻根据向其施加的电 压或电流来在至少两个水平之间变化。 21.权利要求20的半导体存储器器件，其中至少两个电阻水平构成存储在所述第一存 储器单元中的数据的一个位。 22.权利要求16的半导体存储器器件，其中所述数据存储层具有至少三个稳定的电阻 水平以允

10、许在所述第一存储器单元中存储多位数据。 23.权利要求5的半导体存储器器件，其中所述数据存储层包括具有至少两个稳定电 阻水平的材料，所述电阻水平根据向所述材料施加的电压或电流可逆地变化并且保持。 24.权利要求5的半导体存储器器件，还包括布置在所述第二导线的相对侧的侧壁隔 离物，用于为第二导线的侧面提供绝缘。 25.权利要求24的半导体存储器器件，还包括： 伪电极，从与每个所述第一下电极相邻的各条所述第一导线延伸以接触对应的第二导 线的侧壁隔离物之一。 26.权利要求1的半导体存储器器件，其中所述第一导线、第二导线和第三导线具有实 质上相同的宽度。 27.权利要求1的半导体存储器器件，其中所述

11、第一导线和第二导线彼此间隔开，使得 它们之间沿着所述第二方向没有空间。 权 利 要 求 书CN 102832220 A 3/6页 4 28.一种半导体存储器单元阵列，包括： 多条第一导线，在半导体衬底上以第一方向延伸； 多条第二导线，布置在所述第一导线的垂直上方并且以相对于所述第一导线的预定角 度延伸； 多条第三导线，布置在所述第二导线的垂直上方并且分别与所述第一导线和第二导线 交叉形成多个第一交叉点和多个第二交叉点；以及 多个存储器单元，布置在所述多个第一交叉点和第二交叉点处。 29.权利要求28的半导体存储器单元阵列，还包括： 分别布置在所述多条第一导线上的多个第一下电极以及分别形成在所述

12、多条第二导 线上的多个第二下电极； 多个数据存储层，形成在所述第一下电极和第二下电极中的每一个的上方；以及 多个上电极，形成在所述多个数据存储层中的各个数据存储层的上方。 30.权利要求29的半导体存储器单元阵列，其中第一导线和第二导线相对于彼此水平 偏移并且二者之间的所述预定角度是0度。 31.一种制造半导体存储器器件的方法，包括步骤： 在第一垂直层面的衬底上形成多条第一导线，所述多条第一导线在第一方向上延伸并 且在垂直于所述第一方向的第二方向上间隔开； 在第二垂直层面的衬底上形成多条第二导线，所述多条第二导线在所述第一方向上延 伸并且在所述第二方向上间隔开，使得所述多条第一导线和所述多条第

13、二导线中的各条第 一导线和第二导线以在所述第二方向上彼此交替的方式设置； 形成分别沿着所述第一导线和第二导线延伸的多个第一下电极和多个第二下电极； 在高于所述第二垂直层面的第三垂直层面上形成沿着所述第二方向延伸的多个数据 存储层和多个上电极，它们与所述第一导线和第二导线交叉以便在其交叉点处形成多个存 储器单元；以及 形成沿着所述上电极延伸的多条第三导线，使得所述上电极布置在各个数据存储层和 第三导线之间。 32.权利要求31的方法，还包括步骤： 形成第一绝缘层以覆盖所述多条第一导线； 在所述第一绝缘层上方形成所述多条第二导线； 形成第二绝缘层以覆盖所述多条第二导线； 形成沟槽以暴露彼此相邻布置

14、的所述第一导线和第二导线的部分； 在所述沟槽中并且在所述第一导线和第二导线上共形地形成导电材料层；以及 各向异性蚀刻所述导电材料层以形成所述多个第一下电极和第二下电极。 33.权利要求32的方法，其中通过使用所述第三导线作为蚀刻掩膜进行蚀刻处理来对 所述第一下电极和第二下电极进行图案化。 34.权利要求32的方法，其中所述多个第一下电极和第二下电极是在所述第一方向上 从所述多条第一导线和多条第二导线延伸的垂直线。 35.权利要求32的方法，还包括步骤： 形成第三绝缘层以填充所述沟槽； 权 利 要 求 书CN 102832220 A 4/6页 5 在所述多个第一下电极和第二下电极的上部区域中形成

15、凹槽；以及 形成第一选择器件层和第二选择器件层以填充所述凹槽并与所述数据存储层连接。 36.权利要求35的方法，其中所述第一选择器件层和第二选择器件层由具有p-n结的 材料形成。 37.权利要求32的方法，还包括步骤： 形成第三绝缘层以填充所述沟槽； 在所述多个第一下电极和第二下电极的上部区域中形成凹槽；以及 分别在所述第一下电极和第二下电极的凹槽中形成第一选择器件层和第二选择器件 层。 38.权利要求37的方法，其中所述第一选择器件层和第二选择器件层的形成步骤包 括： 在所述第三绝缘层和凹槽上沉积选择器件材料层； 各向异性蚀刻所述选择器件材料层以便在所述沟槽的侧壁上形成第一子选择器件层 和第

16、二子选择器件层； 在所述沟槽以及所述第一子选择器件层和第二子选择器件层上形成第二选择器件材 料层；以及 各向异性蚀刻所述第二选择器件材料层以在所述第一子选择器件层和第二子选择器 件层上形成第三子选择器件层和第四子选择器件层。 39.权利要求38的方法，其中所述第二选择器件材料层由与所述选择器件材料层不同 的材料形成。 40.一种半导体存储器器件，包括： 第一导线，沿着第一方向延伸并且布置在至少两个彼此不同的垂直高度上； 第二导线，沿着第二方向延伸以与所述第一导线交叉，并且在垂直方向上布置得高于 被布置得最高的第一导线； 下电极，面对所述第二导线沿着所述第一导线布置； 上电极，面对所述第一导线沿

17、着所述第二导线布置；以及 数据存储层，在交叉点处布置在所述上电极和下电极之间以便在所述第一导线和第二 导线之间形成存储器单元。 41.权利要求40的半导体存储器器件，其中在形成于所述下电极和所述数据存储层之 间的交叉点处，使用整流属性选择性地对每个存储器单元进行存取。 42.一种制造半导体存储器器件的方法，该方法包括步骤： 在衬底上形成间隔预定距离的多条第一导线； 在所述第一导线上形成第一层间电介质层； 在所述第一层间电介质层上形成在垂直方向上与所述第一导线偏移的多条第二导 线； 形成侧壁隔离物以覆盖所述第二导线的侧壁； 在所述第二导线和隔离物上形成第二层间电介质层； 形成沟槽以暴露彼此相邻的

18、所述第一导线和第二导线的部分； 在所述第二层间电介质上以及在所述沟槽中沉积导电层； 权 利 要 求 书CN 102832220 A 5/6页 6 蚀刻所述导电层以形成分别沿着所述第一导线和第二导线的上部延伸的第一下电极 和第二下电极； 在所述沟槽内形成与所述第二层间电介质层具有相同高度的绝缘层； 在所述绝缘层和所述第二层间电介质层上顺序形成数据存储层、上电极层和第三导电 层；以及 对所述数据存储层、上电极层和第三导电层进行图案化以形成与所述第一导线和第二 导线交叉的多条第三导线。 43.权利要求42的方法，其中蚀刻所述导电层的步骤包括形成第三伪电极，所述第三 伪电极沿着所述第一导线延伸到与所述

19、侧壁隔离物接触，以便防止所述第一导线和所述第 二导线之间的短路。 44.权利要求42的方法，还包括步骤： 通过使用所述第三导线作为掩膜进行蚀刻处理来对所述第一下电极和第二下电极进 行图案化，以将第一下电极和第二下电极形成为布置在所述第一导线与所述第三导线之间 的岛形状以及布置在所述第二导线与所述第三导线之间的岛形状。 45.权利要求42的方法，还包括步骤： 在所述沟槽内形成所述绝缘层的步骤之后，选择性地蚀刻所述第一下电极和第二下电 极以分别在所述第一下电极和第二下电极上方形成第一凹槽和第二凹槽；以及 形成第一选择器件层和第二选择器件层以分别填充所述第一凹槽和第二凹槽。 46.权利要求45的方法

20、，还包括步骤： 与所述第三导电层一起对所述数据存储层和所述上电极层进行图案化；以及 通过使用所述第三导线作为掩膜进行蚀刻处理来对所述第一选择器件层和第二选择 器件层进行图案化，以将第一选择器件层和第二选择器件层形成为布置在所述第一导线与 所述第三导线之间的岛形状以及布置在所述第二导线与所述第三导线之间的岛形状。 47.权利要求46的方法，还包括步骤： 与所述第一选择器件层和第二选择器件层一起对所述第一下电极和第二下电极进行 图案化。 48.权利要求45的方法，其中使用同一处理步骤同时形成所述第一选择器件层和第二 选择器件层。 49.权利要求45的方法，其中所述第一选择器件层和第二选择器件层的形

21、成步骤包 括： 在所述第一凹槽和第二凹槽中形成第一选择器件材料层； 在所述第一选择器件材料层形成特定深度的凹槽；以及 在所述凹槽中形成第二选择器件材料层使得以双层结构形成所述第一选择器件层和 第二选择器件层。 50.权利要求47的方法，其中所述第一选择器件材料层和第二选择器件材料层中的一 个由p-Si、p-NiOx和p-CuOx中的至少一种形成，而所述第一选择器件材料层和第二选择器 件材料层中的另一个由n-Si和n-TiOx中的至少一种形成。 51.权利要求49的方法，其中所述第一选择器件材料层和第二选择器件材料层包括硅 二极管以及氧化物二极管和氧化物层中的至少一种。 权 利 要 求 书CN

22、102832220 A 6/6页 7 52.权利要求42的方法，其中对所述第三导电层进行图案化以形成多条第三导线的步 骤包括： 对所述第一下电极和第二下电极进行图案化，从而使所述第一下电极和第二下电极形 成为具有岛形状的下电极。 53.权利要求42的方法，还包括步骤： 在所述沟槽内形成所述绝缘层后，对第三层间电介质层进行图案化以限定暴露所述第 一下电极和第二下电极的多个第二沟槽； 在所述第二沟槽和图案化的第三层间电介质层上沉积选择器件材料层；以及 蚀刻所述选择器件材料层以形成分别沿着所述第一下电极和第二下电极延伸的第一 选择器件层和第二选择器件层。 54.权利要求42的方法，其中所述沟槽的形成

23、步骤包括： 在所述第二层间电介质层上涂覆光致抗蚀剂层并对该光致抗蚀剂层进行图案化以形 成掩膜；以及 使用所述掩膜选择性地蚀刻所述第一层间电介质层和第二层间电介质层以形成所述 沟槽，同时暴露彼此相邻布置的所述第一导线和第二导线的部分。 55.权利要求54的方法，其中所述沟槽形成为具有相等的宽度。 56.权利要求42的方法，其中所述第一导线和第二导线形成为具有相等的宽度以及实 质上等于每个宽度的节距。 57.权利要求56的方法，其中所述沟槽与所述第一导线交叠，交叠的尺寸为所述第一 导线和第二导线的节距的四分之一。 58.权利要求42的方法，其中所述导电层由相对于所述数据存储层具有低反应性的材 料形

24、成。 59.一种半导体存储器器件，包括： 第一导线，在第一方向上延伸； 第二导线，在所述第一方向上延伸并且在垂直方向上与所述第一导线偏移以与所述第 一导线的一部分交叠； 第一下电极，沿着所述第一导线的中心延伸； 第二下电极，沿着所述第二导线的中心延伸，使得所述第一下电极和所述第二下电极 之间的距离实质上等于所述第一导线和第二导线的宽度； 第三导线，在第二方向上延伸以与所述第一下电极和第二下电极交叉；以及 第一存储器单元和第二存储器单元，分别布置在所述第三导线和所述第一下电极之间 以及布置在所述第三导线和所述第二下电极之间。 60.权利要求59的半导体存储器器件，还包括： 沿着所述第二导线的相对

25、侧形成的侧壁；以及 伪电极，在每个所述第一导线的上侧和所述第二导线的侧壁之间延伸，该伪电极与对 应的第一导线交叠。 权 利 要 求 书CN 102832220 A 1/23页 8 具有双交叉点阵列的三维半导体存储器器件及其制造方法 技术领域 0001 本发明概念的实施例总体上涉及半导体器件。更具体地，本发明概念的实施例涉 及具有双交叉点阵列的三维半导体存储器器件及其制造方法。 背景技术 0002 为了满足大容量和高密度半导体存储器器件的需求，已经提出具有三维交叉点阵 列结构的存储器器件，如Johnson等人的美国专利No.6,185,122中所描述的那样。Johnson 提出的存储器器件包括交

26、叉点阵列的两个或更多个存储器层（memory layer），但是位于不 同层面（level）的存储器层被构造为共享它们之间的位线。此外，需要三条导线来形成位 于不同层面的两个存储器层，但是这三条导线中的至少两条应当形成为彼此正交。根据此 结构，应当为每个存储器层重复进行制造存储器单元或选择器件的处理。此外，在三个或更 多存储器层垂直叠置的情况下，存储器器件可能会遇到存储器层之间的干扰增加以及操作 余量（operation margin）减少的问题。 发明内容 0003 本发明概念的实施例提供了一种以简化方式制造半导体存储器器件的方法以及 由此制造的半导体存储器器件。 0004 本发明概念的其它

27、实施例提供集成密度增加的半导体存储器器件及其制造方法。 0005 本发明概念的另一些实施例提供电性能改善的半导体存储器器件及其制造方法。 0006 本发明总体概念的另外特征和效用将在随后的说明中部分地阐述，并且将从该说 明中部分地显而易见，或者可以通过实践总体发明概念而获知。 0007 根据本发明概念的示例性实施例，使用基本相同的工艺制造位于不同层面的两个 存储器层。这使得能够将存储器器件的制造工艺简化并且增加存储器器件的集成密度。在 一些实施例中，两条平行的导线设置在不同的层面以与一个导线交叉，由此限定两个交叉 点，在这两个交叉点处布置两个存储器单元。根据本发明概念的一些方面，有可能实现存储

28、 器单元密度加倍。 0008 总体发明概念的示例性实施例提供了一种半导体存储器器件，其包括：第一导线， 沿第一方向延伸；第二导线，平行于所述第一导线沿着所述第一方向延伸并且布置成在垂 直方向上比所述第一导线高；第三导线，沿着第二方向延伸以与所述第一和第二导线交叉 从而与所述第一和第二导线形成交叉点，并且布置成在垂直方向上比所述第二导线高；以 及第一存储器单元和第二存储器单元，分别设置在所述第一导线与所述第三导线的交叉点 处以及所述第二导线与所述第三导线的交叉点处。 0009 总体发明概念的示例性实施例还提供了一种半导体存储器单元阵列，包括：多条 第一导线，在半导体衬底上以第一方向延伸；多条第二

29、导线，布置在所述第一导线的垂直上 方并且在所述第一方向上延伸；多条第三导线，布置在所述第二导线的垂直上方并且分别 与所述第一和第二导线交叉形成多个第一交叉点和多个第二交叉点；以及多个存储器单 说 明 书CN 102832220 A 2/23页 9 元，布置在所述多个第一和第二交叉点处。 0010 总体发明概念的示例性实施例还提供了一种制造半导体存储器器件的方法，该方 法包括步骤：在第一垂直层面的衬底上形成多条第一导线，所述多条第一导线在第一方向 上延伸并且在垂直于所述第一方向的第二方向上间隔开；在第二垂直层面的衬底上形成多 条第二导线，所述多条第二导线在所述第一方向上延伸并且在所述第二方向上间

30、隔开，使 得所述多条第一导线和所述多条第二导线中的各条第一导线和第二导线以在所述第二方 向上彼此交替的方式设置；形成分别沿着所述第一导线和第二导线延伸的多个第一下电极 和多个第二下电极；形成沿着所述第二方向延伸的数据存储层和上电极以与所述第一和第 二下电极形成交叉点；以及，在高于所述第二垂直层面的第三垂直层面上形成在所述第二 方向上延伸的多条第三导线，以与所述第一和第二导线交叉，从而在它们的交叉点形成存 储器单元。 0011 总体发明概念的示例性实施例还提供了一种半导体存储器器件，包括：沿第一方 向延伸的第一导线；沿第二方向延伸以与所述第一导线交叉的第二导线，所述第二导线布 置成在垂直方向上高

31、于所述第一导线；下电极，面对所述第二导线沿着所述第一导线布置； 上电极，面对所述第一导线沿着所述第二导线布置；以及数据存储层，在交叉点处布置在所 述上电极和下电极之间以便形成存储器单元。 0012 总体发明概念的示例性实施例还提供了一种制造半导体存储器器件的方法，该方 法包括步骤：在衬底上形成间隔预定距离的多条第一导线；在所述第一导线上形成第一层 间电介质层；在所述第一层间电介质层上形成在垂直方向上与所述第一导线偏移的多条第 二导线；形成侧壁隔离物以覆盖所述第二导线的侧壁；在所述第二导线和隔离物上形成第 二层间电介质层；形成沟槽以暴露彼此相邻的所述第一和第二导线的部分；在所述第二层 间电介质上

32、以及在所述沟槽中沉积导电层；蚀刻所述导电层以形成分别沿着所述第一导线 和第二导线的上部延伸的第一下电极和第二下电极；在所述沟槽内形成与所述第二层间电 介质层具有相同高度的绝缘层；在所述绝缘层和所述第二层间电介质层上顺序形成数据存 储层、上电极层和第三导电层；以及，对所述第三导电层进行图案化以形成与所述第一和第 二导线交叉的多条第三导线。 0013 总体发明概念的示例性实施例还提供了一种半导体存储器器件，包括：第一导线， 在第一方向上延伸；第二导线，在所述第一方向上延伸并且在垂直方向上与所述第一导线 偏移以与所述第一导线的一部分交叠；第一下电极，沿着所述第一导线的中心延伸；第二 下电极，沿着所述

33、第二导线的中心延伸，使得所述第一下电极和所述第二下电极之间的距 离实质上等于所述第一和第二导线的宽度；第三导线，在第二方向上延伸以与所述第一和 第二下电极交叉；以及,第一存储器单元和第二存储器单元，分别布置在所述第三导线和 所述第一下电极之间以及布置在所述第三导线和所述第二下电极之间。 0014 根据本发明概念的示例性实施例，可以通过使用两个金属层形成工艺和一个接触 栓形成工艺在不同层面形成两个存储器单元，这使得能够减少制造工艺的数目。此外，由于 在垂直截面图中交替形成两个金属层，有可能实现单元节距加倍效应（即，把金属层的节距 减少一半）而设计规则没有任何变化。因此，在不需要诸如EUV的高成本

34、制造技术的情况 下，可以廉价地实现不同层面的存储器单元。这使得能够增加存储器器件的容量，使得该存 储器器件与常规存储器器件相比具有成本竞争力。此外，由于每个层面的存储器单元具有 说 明 书CN 102832220 A 3/23页 10 统一的存储器属性，可以实现具有高度稳定性和改进的电学特性的存储器器件。 附图说明 0015 图1A是根据总体发明概念的示例性实施例的存储器单元结构的透视图； 0016 图1B和图1C是根据参考图1A描述的示例性实施例的变形实施例的存储器单元 结构的透视图； 0017 图2A是根据本发明概念的示例性实施例的半导体存储器器件的透视图； 0018 图2B是图2A的俯视

35、图； 0019 图2C是图2A的等效电路图； 0020 图2D是根据参考图2A描述的示例性实施例的变形示例性实施例的半导体存储器 器件的透视图； 0021 图3A是根据本发明概念的其它示例性实施例的半导体存储器器件的透视图； 0022 图3B是图3A的俯视图； 0023 图3C是图3A的等效电路图； 0024 图3D是根据参考图3A描述的示例性实施例的变形示例性实施例的半导体存储器 器件的透视图； 0025 图4A是根据本发明概念的另一些其它示例性实施例半导体存储器器件的透视 图； 0026 图4B是图4A的俯视图； 0027 图4C是根据参考图4A描述的示例性实施例的变形示例性实施例的半导体

36、存储器 器件的透视图； 0028 图5A是根据本发明概念的又一些其它示例性实施例半导体存储器器件的透视 图； 0029 图5B是图5A的俯视图； 0030 图5C是根据参考图5A描述的示例性实施例的变形示例性实施例的半导体存储器 器件的透视图； 0031 图6A是根据本发明的再一些示例性实施例的半导体存储器器件的透视图； 0032 图6B和图6C是根据参考图6A描述的示例性实施例的变形实施例的半导体存储 器器件的透视图； 0033 图7A是根据本发明的还有一些示例性实施例的半导体存储器器件的透视图； 0034 图7B和图7C是根据参考图7A描述的示例性实施例的变形实施例的半导体存储 器器件的透

37、视图； 0035 图8A至图8E是示出了根据本发明概念的示例性实施例的制造半导体存储器器件 的方法的截面图； 0036 图9A至图9C是示出了根据本发明概念的其它示例性实施例的制造半导体存储器 器件的方法的截面图； 0037 图10A至图10D是示出了根据本发明概念的示例性实施例的形成选择器件的方法 的截面图； 0038 图11A至图11C是示出了根据本发明概念的变形实施例的形成选择器件的方法的 说 明 书CN 102832220 A 10 4/23页 11 截面图； 0039 图12A至图12D是示出了根据本发明概念的另一些其它示例性实施例的制造半导 体存储器器件的方法的截面图； 0040

38、图13A至图13C是示出了根据本发明概念的又一些其它示例性实施例的制造半导 体存储器器件的方法的截面图； 0041 图14A至图14C是示出了根据本发明概念的还有一些其它示例性实施例的制造半 导体存储器器件的方法的截面图； 0042 图15A至图15C是示出了根据本发明概念的另外的示例性实施例的制造半导体存 储器器件的方法的截面图； 0043 图16A是示出了包括根据本发明概念的示例性实施例的半导体存储器器件的存 储器卡的框图；以及 0044 图16B是示出了包括根据本发明概念的示例性实施例的半导体存储器器件的信 息处理系统的框图。 具体实施方式 0045 现在将参照示出了示例性实施例的附图更

39、充分地描述本发明概念的各个示例性 实施例。 0046 然而，本发明概念的示例性实施例也可以按照多种不同的形式具体实现，并且不 应当理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开是彻底和完整的，并 且将向本领域的普通技术人员完整地传达示例性实施例的概念。在图中，为了清楚起见，层 和区域的厚度被夸大。图中相似的附图标记表示相似的元件，因此将省略对相似元件的描 述。 0047 三维双交叉点阵列的示例性实施例1 0048 图1A是根据本发明概念的示例性实施例的存储器单元结构的透视图。 0049 参考图1A，存储器单元结构1可以是具有三条导线100、200和500以及两个存储 器单元1a和1

40、b的三维（3D）双交叉点阵列结构。 0050 第一存储器单元1a可以提供在第一导线100和第三导线500的交叉点处。第一 存储器单元1a可以包括彼此串联连接的第一下电极151、数据存储层300和上电极400。 在一些实施例中，第一存储器单元1a还可以包括夹置在第一下电极151和第一数据存储层 300之间的第一选择器件161。第一导线100、第三导线500和第一存储器单元1a可以构成 三维结构。 0051 第一下电极151可以构造成向数据存储层300施加特定电压或电流。数据存储层 300的电阻可以根据施加于数据存储层300的电压或电流而变化，因此，可以用作非易失性 信息。例如，数据存储层300可

41、以根据施加其上的电压或电流而具有更高或更低的电阻，两 个电阻水平可以构成存储在第一存储器单元1a中的一位数据。在一些实施例中，数据存储 层300可以具有三个或更多稳定的电阻水平，这可以允许在第一存储器单元1a中存储多位 数据。 0052 数据存储层300和上电极400可以形成为在它们之间的界面处呈现欧姆接触属 性。第一下电极151和数据存储层300可以形成为呈现非线性结电阻属性。流过第一存储 说 明 书CN 102832220 A 11 5/23页 12 器单元1a的电流可以随着施加于第一存储器单元1a的电压减小或增加而增加或减小。例 如，将如下面所描述的，数据存储层300可以包括具有半导体特

42、性的过渡金属氧化物层或 钙钛矿氧化物层。在这种情况下，第一下电极151和数据存储层300可以形成金属半导体 结，例如，具有整流属性的肖特基接触。第一下电极151和数据存储层300可以垂直叠置。 因此，电流可以在第一存储器单元1a处垂直地流动。主要电流可以向上（从第一导线100 到第三导线500）或向下（从第三导线500到第一导线100），这取决于第一下电极151和数 据存储层300形成的结的特性。 0053 第一选择器件161可以构造为呈现非对称I-V或整流特性。由于存在第一选择器 件161，流过第一存储器单元1a的电流可以被控制成具有单向属性。即使在第一下电极151 和数据存储层300可能不

43、具有整流属性的情况下，第一选择器件161也可以用于实现流过 第一存储器单元1a的电流的方向不对称。 0054 在其它实施例中，第一选择器件161可以包括非线性电阻器，该非线性电阻器呈 现出根据所施加电压而变化的电阻特性。例如，在该电阻器的电阻与所施加电压成反比的 情况下，处于高电压差下的单元（例如，被选单元）可处于允许电流流过被选单元的低电阻 状态，而处于低电压差下的其它单元（例如，未选单元）可以处于防止电流流过未选单元的 高电阻状态。 0055 第二导线200可以垂直地布置在第一导线100上，而在俯视图中，第一和第二导线 100和200可以在X方向上彼此偏移并且彼此不完全重叠。第二存储器单元

44、1b可以提供在 第二导线200和第三导线500的交叉点处。第二存储器单元1b可以包括依次串联连接的 第二下电极152、数据存储层300和上电极400。第二存储器单元1b可以包括提供在第二 下电极152和数据存储层300之间的第二选择器件162。第二导线200、第三导线500和第 二存储器单元1b可以布置成形成三维结构。 0056 第二存储器单元1b可以构造成具有与第一存储器单元1a相同或相似的特征。例 如，取决于第二下电极152和数据存储层300之间的结特性和/或第二选择器件162的整 流或电阻属性，流过第二存储器单元1b的电流可以是单向的或者主要在一个方向上。 0057 第一和第二导线100

45、和200中的每一个都可以用作输入线或字线，第三导线500 可以用作输出线或位线。在其他实施例中，第一和第二导线100和200中的每一个都可以 用作输出线或位线，第三导线500可以用作输入线或字线。在第一存储器单元1a中，第一 下电极151、第一选择器件161、数据存储层300和上电极400可以按相继的顺序或按相反 的顺序垂直叠置。在第二存储器单元1b中，第二下电极152、第二选择器件162、数据存储 层300和上电极400可以按相继的顺序或按相反的顺序垂直叠置。 0058 第一和第二存储器单元1a和1b可以连接到驱动电路（图2B中的101和201）。驱 动电路101和201可以构造成独立地分别

46、向第一和第二存储器单元1a和1b施加特定电压 或电流。这使得能够独立地存取第一和第二存储器单元1a和1b中的一个以执行读或写操 作，而不管另一个的状态如何。 0059 第一导线100可以包括沿着例如Y方向的一个方向伸长的线形导电元件。第二导 线200可以包括平行于第一导线100伸长的线形导电元件。第三导线500可以包括沿着与 第一导线100相交的方向（例如，X方向）伸长的线形导电元件。在一些实施例中，第一和第 二导线100和200可以彼此平行，第三导线500可以与第一和第二导线100和200垂直交 说 明 书CN 102832220 A 12 6/23页 13 叉。因此，第一和第二导线100和

47、200以及第三导线500可以限定两个交叉点，这两个交叉 点在X方向上彼此间隔开并且设有第一和第二存储器单元1a和1b。 0060 第一、第二和第三导线100、200和500可以布置在不同垂直层面上（即，沿Z方向）。 在一些实施例中，第二导线200可以布置在比第一导线100更高的垂直层面上，第三导线 500可以布置在比第二导线200更高的层面上。第一导线100可以形成为具有基本等于最 小特征尺寸（下文中称为“F”）的宽度W1a，第二和第三导线200和500也可以形成为分别具 有宽度W2a和W3a，它们可以与最小特征尺寸F基本相同。“最小特征尺寸”（F）是指可以 使用光刻工艺形成的独立单位特征尺度

48、的最小尺寸。 0061 在一些实施例中，从俯视图看，第一导线100和第二导线200可能在X方向上没有 彼此间隔开。例如，第一和第二导线100和200可以以这样的方式布置，即，从俯视图看，在 X方向上第一和第二导线100和200之间没有水平空间，而他们可以彼此垂直地间隔开。这 使得能够最大地减小第一和第二导线100和200之间的水平空间，并且至少在水平的X方 向上增加半导体器件的集成密度。然而，本发明概念的示例性实施例不限于此；例如，第一 导线100和第二导线200可以在X方向上彼此间隔开。 0062 第一下电极151可以是布置在第一导线100的顶面上的导电元件。从俯视图看， 第一下电极151的

49、形状可以像沿着第一导线100的行进方向伸长的线，或者像限制在第一 和第三导线100和500的交叉点内的岛。类似地，第二下电极152可以是布置在第二导线 200的顶面上的导电元件。从俯视图看，第二下电极152的形状可以像沿着第二导线200的 行进方向伸长的线，或者像限制在第二和第三导线200和500的交叉点内的岛。第一和第 二下电极151和152中的每一个都可以具有小于最小特征尺寸F的宽度。第二下电极152 的垂直长度可以小于第一下电极151的垂直长度。第一下电极151和第二下电极152之间 的节距La可以基本上等于最小特征尺寸F，节距La可以定义为第一下电极151（或第二下 电极152）的水平厚度与第一和第二下电极151和152之间的距离的和。但是本发明概念 的示例性实施例不限于此。例如，在其它实施例中，节距La可以小于或大于最小特征尺寸 F。 0063 第一选择器件161可以布置在第一导线100上并且形状像限制在第一和第三导线 100和500之间的交叉点内的岛。第一选择器件161可以包括表现出整流属性的二极管。 在一些实施例中，