OCP转接卡及计算机设备.pdf

《OCP转接卡及计算机设备.pdf》由会员分享，可在线阅读，更多相关《OCP转接卡及计算机设备.pdf（8页珍藏版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010132967.0 (22)申请日 2020.02.29 (71)申请人 苏州浪潮智能科技有限公司 地址 215100 江苏省苏州市吴中区吴中经 济开发区郭巷街道官浦路1号9幢 (72)发明人 王树明孔祥涛 (74)专利代理机构 济南诚智商标专利事务所有 限公司 37105 代理人 黄晓燕 (51)Int.Cl. G06F 13/38(2006.01) G06F 13/40(2006.01) (54)发明名称 一种OCP转接卡及计算机设备 (57)摘要 本发明提供了一种。

2、OCP转接卡及计算机设 备， 所述转接卡包括OCP连接器、 CPLD(Complex ProgrammableLogicDevice， 复杂可编程逻辑 器件)、 选择器和主板连接器； 所述OCP连接器用 于连接OCP网卡； 所述CPLD用于OCP网卡的带宽分 配、 在位控制和上下电控制； 所述选择器基于 CPLD存储的工作模式配置信息， 进行单宿主主机 或双宿主主机的选通； 所述主板连接器用于连接 主板器件。 通过各模块的信息交互， 实现支持 singlehost、 dualhost功能， 可根据需求在不 必打开机箱更换线缆的前提下， 实现single host和dualhost配置的切换， 。

3、从而简化主板接 口设计复杂度， 应用更加灵活多样性， 便于主板 端PCIE接口其他外设复用。 同时设计在对应两种 模式下热插拔控制线路。 权利要求书1页 说明书4页 附图2页 CN 111400217 A 2020.07.10 CN 111400217 A 1.一种OCP转接卡， 其特征是， 所述转接卡包括OCP连接器、 控制器、 选择器和主板连接 器； 所述OCP连接器用于连接OCP网卡； 所述控制器用于OCP网卡的带宽分配、 在位控制和上 下电控制； 所述选择器基于控制器存储的工作模式配置信息， 进行单宿主主机或双宿主主 机的选通； 所述主板连接器用于连接主板器件。 2.根据权利要求1所述。

4、OCP转接卡， 其特征是， 所述转接卡还包括IO扩展模块和热插拔 按钮， 所述IO扩展模块用于支持CPU热插拔控制信号VPP的扩展， 所述热插拔按钮用于CPU热 插拔的辅助控制。 3.根据权利要求1或2所述OCP转接卡， 其特征是， 所述控制器为CPLD。 4.根据权利要求3所述OCP转接卡， 其特征是， 所述IO扩展模块包括两组扩展单元， 所述 扩展单元用于接收CPLD传送的OCP网卡在位信号和热插拔按钮触发信号， 将信号发送给 CPU； 并用于将CPU下发的上下电指令经CPLD传送给OCP网卡， 进行OCP网卡的上下电控制。 5.根据权利要求3所述OCP转接卡， 其特征是， 所述主板连接器。

5、包括J1连接器、 J2连接器 和J3连接器； 所述J1连接器和J3连接器通过slimline线缆连接至一个2路CPU主板端， 引入 PCIE信号、 PCIE参考时钟PCIE_REFCLK信号和PE_HP_VPP0/1热插拔信号； 所述J2连接器通过 board to board连接器连接至主板， 将CPLD端杂项信号分别接入PCH和BMC。 6.根据权利要求5所述OCP转接卡， 其特征是， 所述BMC通过CPLD_CFG_I2C信号对转接卡 CPLD进行FW更新， 以及CPLD内UFM区域的更新， 用于配置OCP网卡的工作模式。 7.根据权利要求5所述OCP转接卡， 其特征是， 所述PCH与C。

6、PLD之间包括OCP_PRSNT信号、 OCP_MODE信号和OCP_BIF信号； OCP_PRSNT信号用于将OCP网卡的在位状态通知PCH； OCP_ MODE信号用于通知PCH当前OCP网卡的工作模式， OCP_BIF信号为PCH向CPLD下发用于OCP网 卡内部自身工作模式配置的信号。 8.根据权利要求5所述OCP转接卡， 其特征是， CPLD接收PCH发送的PCIE设备复位PERST 信号， 经过内部延时传递给OCP网卡完成OCP网卡的复位。 9.根据权利要求3所述OCP转接卡， 其特征是， 所述CPLD通过AUX_PWR_EN信号、 MAIN_ PWR_EN信号使能OCP网卡上电，。

7、 并根据NIC_PWR_GOOD信号监测上电状态。 10.一种计算机设备， 其特征是， 所述计算机设备上设有权利要求1或2所述的OCP转接 卡。 权利要求书 1/1 页 2 CN 111400217 A 2 一种OCP转接卡及计算机设备 技术领域 0001 本发明涉及计算机板卡技术领域， 尤其是一种OCP转接卡及计算机设备。 背景技术 0002 OCP(Open Compute Project， 开放计算项目)是由Facebook联合Intel、 Rackspace、 高盛和Arista Networks在2011年发起的开源硬件组织， 其使命是通过开放开 源硬件技术， 实现可扩展的计算， 提。

8、供高效的服务器、 存储和数据中心硬件设计， 以减少数 据中心的环境影响， 致力于围绕网络、 服务器、 存储和OpenRack的开源贡献进行创新。 0003 当前OCP项目新公布的OCP3.0 NIC(Network Interface Card， 网卡)， 支持更高的 速率、 引入更加丰富的功能、 结构上做出更优化的改进， 更便于集成到各类型服务器产品 中。 其主要特点： 速率已支持到PCIE Gen4.0 16GT/s， 每张卡至多可支持32lane PCIE， 并且 支持single host,multi-root comlplex及multi-host， 可根据需要进行不同带宽组合使 用。

9、； 在结构方面， 由原来的3组board to board连接器改为金手指-连接器的形式， 高度上更 加的扁平化利于散热。 0004 针对OCP3.0 NIC提供的多种功能， 各类型服务器均有所选择， 以达到产品应用需 求。 现有OCP3.0 NIC卡设计方案， 一般均是使用 “SFF with Pull Tab” 设计， 在主板上设计 一跨骑式连接器， NIC卡端金手指直接插入主板端， 在高度上可支持集成到1U主板应用中。 此外， 在PCIE带宽方面一般使用PCIE x16形式， 支持sing host即单主机模式。 由于OCP3.0 NIC已经支持multi-host功能， 一些2路主板设。

10、计中也有采用2个CPU分别接出两组PCIE X8 配置实现dual host(双主机)功能， 应用比较单一， 不支持single host/dual host功能切 换。 发明内容 0005 本发明提供了一种OCP转接卡及计算机设备， 用于解决现有OCP转接卡不能支持单 主机和双主机的工作模式切换的问题。 0006 为实现上述目的， 本发明采用下述技术方案： 0007 本发明第一方面提供了一种OCP转接卡， 所述转接卡包括OCP连接器、 控制器 (Complex Programmable Logic Device， 复杂可编程逻辑器件)、 选择器和主板连接器； 所 述OCP连接器用于连接OCP。

11、网卡； 所述控制器用于OCP网卡的带宽分配、 在位控制和上下电控 制； 所述选择器基于控制器存储的工作模式配置信息， 进行单宿主主机或双宿主主机的选 通； 所述主板连接器用于连接主板器件。 0008 进一步地， 所述转接卡还包括IO扩展模块和热插拔按钮， 所述IO扩展模块用于支 持CPU热插拔控制信号VPP(Virtual Pin Port,Intel CPU通过SMBus总线传递用于热拔插 PCIE管理的接口)的扩展， 所述热插拔按钮用于CPU热插拔的辅助控制。 0009 进一步地， 所述控制器为CPLD。 0010 进一步地， 所述IO扩展模块包括两组扩展单元， 所述扩展单元用于接收CPL。

12、D传送 说明书 1/4 页 3 CN 111400217 A 3 的OCP网卡在位信号和热插拔按钮触发信号， 将信号发送给CPU； 并用于将CPU下发的上下电 指令经CPLD传送给OCP网卡， 进行OCP网卡的上下电控制。 0011 进一步地， 所述主板连接器包括J1连接器、 J2连接器和J3连接器； 所述J1连接器和 J3连接器通过slimline线缆连接至一个2路CPU主板端， 引入PCIE信号、 PCIE参考时钟PCIE_ REFCLK信号和PE_HP_VPP0/1热插拔信号； 所述J2连接器通过board to board连接器连接至 主板， 将CPLD端杂项信号分别接入PCH(Pla。

13、tform Controller Hub， 平台控制器中心)和BMC (Baseboard Management Controller,基板管理控制器)。 0012 进一步地， 所述BMC通过CPLD_CFG_I2C信号对转接卡CPLD进行FW更新， 以及CPLD内 UFM(User Flash Memory,用户闪存存储)区域的更新， 用于配置OCP网卡的工作模式。 0013 进一步地， 所述PCH与CPLD之间包括OCP_PRSNT信号、 OCP_MODE信号和OCP_BIF信 号； OCP_PRSNT信号用于将OCP网卡的在位状态通知PCH； OCP_MODE信号用于通知PCH当前OCP。

14、 网卡的工作模式， OCP_BIF信号为PCH向CPLD下发用于OCP网卡内部自身工作模式配置的信 号。 0014 进一步地， CPLD接收PCH发送的PCIE设备复位PERST信号， 经过内部延时传递给OCP 网卡完成OCP网卡的复位。 0015 进一步地， 所述CPLD通过AUX_PWR_EN信号、 MAIN_PWR_EN信号使能OCP网卡上电， 并 根据NIC_PWR_GOOD信号监测上电状态。 0016 本发明第二方面提供了一种计算机设备， 所述计算机设备上设有所述的OCP转接 卡。 0017 发明内容中提供的效果仅仅是实施例的效果， 而不是发明所有的全部效果， 上述 技术方案中的一个。

15、技术方案具有如下优点或有益效果： 0018 本发明的转接板， 通过各模块的信息交互， 实现支持single host、 dual host功 能， 可根据需求在不必打开机箱更换线缆的前提下， 实现single host和dual host配置的 切换， 从而简化主板接口设计复杂度， 应用更加灵活多样性， 便于主板端PCIE接口其他外设 复用。 同时设计在对应两种模式下热插拔控制线路。 附图说明 0019 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 对于本领域普通技术人员而 言， 在不付出创造性劳动的前提下，。

16、 还可以根据这些附图获得其他的附图。 0020 图1是本发明所述转接卡的原理图； 0021 图2是本发明所述转接卡的结构示意图； 0022 图3是本发明所述转接卡的拓扑示意图。 具体实施方式 0023 为能清楚说明本方案的技术特点， 下面通过具体实施方式， 并结合其附图， 对本发 明进行详细阐述。 下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结 构。 为了简化本发明的公开， 下文中对特定例子的部件和设置进行描述。 此外， 本发明可以 在不同例子中重复参考数字和/或字母。 这种重复是为了简化和清楚的目的， 其本身不指示 说明书 2/4 页 4 CN 111400217 A 4 所讨。

17、论各种实施例和/或设置之间的关系。 应当注意， 在附图中所图示的部件不一定按比例 绘制。 本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。 0024 本发明的转接卡， 采用转接板形式外扩一张SFF型OCP3.0 NIC卡， 搭配OCP3.0 NIC 时可安装到2U及以上机箱内部。 方案通过线缆实现与主板PCIE信号的互联， 并在板卡上设 计CPLD、 IO扩展模块、 电源模块实现对OCP3.0 NIC卡single host/dual host功能的切换、 热插拔逻辑控制以及转接卡/OCP3.0 NIC卡供电支持。 0025 如图1所示， 本发明提供的转接卡包括OCP连接。

18、器、 控制器、 选择器和主板连接器。 OCP连接器用于连接OCP网卡； 控制器用于OCP网卡的带宽分配、 在位控制和上下电控制； 选 择器基于控制器存储的工作模式配置信息， 进行单宿主主机或双宿主主机的选通； 主板连 接器用于连接主板器件。 控制器选用可编程逻辑器件， 如CPLD。 0026 如图2所示， 转接卡设计一个跨骑连接器接口OCP3.0 NIC连接器， 遵循OCP3.0 NIC协议规范， 将支持 “SFF with Pull Tab” 类型的OCP3.0 NIC卡。 设计一个热插拔按键， 按 照PCIE热插拔规范要求设计按键和指示灯， 辅助实现OCP3.0 NIC卡热插拔功能。 设计。

19、J1/ J2/J3三组连接器， 其中J1/J3均采用slimline连接器， 便于使用标准slimline线缆与主板 端slimline连接器端口互联， 因此， 便于主板端PCIE接口简化以及预留作其他功能使用。 J2 连接器采用board to board连接器， 一方面提供CPLD与主板间杂项信号通路， 另一方面提 供转接卡和NIC卡电源接入。 设计两个PCA9555 IO扩展模块， 用于支持CPU热插拔控制信号 VPP的扩展。 设计一个PCIE MUX模块， 实现2选1功能， 按照single host/dual host(双宿主 主机)使用要求分别选通CPU0 PCIE x8或者CPU。

20、1 PCIE x8； 设计三个电源模块， P12V_OCP、 P3V3_OCP、 P3V3_STBY。 其中P12V_OCP和P3V3_OCP用于给OCP3.0 NIC供电， P3V3_STBY用于给 转接卡CPLD、 IO芯片、 OCP3.0 NIC卡的standby供电。 0027 如图3所示， OCP3.0 NIC卡与转接卡整体处于同一水平高度， NIC卡通过金手插接 到转接卡OCP3.0 NIC连接器上； J1/J3连接器则通过slimline线缆连接至一个2路CPU主板 端， 引入PCIE信号、 PCIE参考时钟PCIE_REFCLK信号和PE_HP_VPP0/1热插拔信号； J2则。

21、通过 board to board连接器连接至主板， 将CPLD端杂项信号分别接入PCH和BMC。 0028 主板BMC可通过CPLD_CFG_I2C信号对转接卡CPLD进行FW更新， BMC也可以通过该组 信号更新CPLD内部UFM区域， 用于配置OCP3.0 NIC工作在single/dual host模式。 CPLD会根 据UFM区域数据， 去选通PCIE MUX多路开关MODE_SW信号， 选择PCIE x8来自于CPU0或者 CPU1。 当PCIE均来自CPU0时， 两组PCIE x8组成一组x16， 实现single host模式； 当两组PCIE x8分别来自CPU0、 CPU1。

22、时， OCP3.0 NIC可工作在dual host模式。 通过上述方式以此实现 single host/dual host切换， 而不需要再重新打开机箱重新连接线缆。 0029 CPLD与PCH之间设计3组关键信号， OCP_PRSNT信号、 OCP_MODE信号、 OCP_BIF信号。 其中， OCP_PRSNT信号来自CPLD用于将OCP3.0 NIC在位状态通知PCH,OCP_MODE信号来自 CPLD用于通知PCH当前OCP3.0 NIC工作模式， OCP_BIF信号是PCH下发给CPLD用于OCP3.0 NIC内部自身工作模式配置。 当NIC工作在single host模式下时， 。

23、NIC卡的PCIE为完整的一 组x16带宽； 当NIC卡工作在dual host模式下时， 其PCIE为两组分立的x8带宽。 OCP_MODE信 号、 OCP_BIF信号与single host/dual host模式具有匹配的对应关系。 0030 两组PCA9555 I2C IO扩展模块， 用于实现热插拔控制逻辑。 一方面IO芯片PCA9555 接收CPLD传递的OCP3.0 NIC在位信号OCP_PRSNT、 热插拔按键触发信号HP_BTN， 向上经过电 说明书 3/4 页 5 CN 111400217 A 5 平转换芯片PCA9617通知CPU； 另一方面将CPU下发的上电指令传递到CP。

24、LD， CPLD再控制 OCP3.0 NIC卡进行上下电。 0031 CPLD通过PRSTN信号监测OCP3.0 NIC在位状态， 并将OCP_PRSNT传递给PCH。 CPLD通 过AUX_PWR_EN信号、 MAIN_PWR_EN信号去使能NIC上电、 并根据NIC_PWR_GOOD信号监测上电 状态。 CPLD接收PCH发送的PCIE设备复位PERST信号， 经过内部延时传递给OCP3.0 NIC完成 设备复位。 0032 CPLD通过监测来自主板端的CPU0_SOCKET_ID/CPU1_SOCKET_ID信号， 用于判定CPU 是否在位， 同时可以相应的禁止CPU的PCA9555关联。

25、功能， 以避免仅有CPU0在位时， CPLD无法 接收到来自两个CPU的热插拔控制逻辑， 导致系统不能工作。 0033 如上所述， 通过CPLD将各个部分的控制逻辑相粘合， 实现了OCP3.0 NIC带宽分配、 single host/dual host支持以及热插拔逻辑的控制。 0034 上述虽然结合附图对本发明的具体实施方式进行了描述， 但并非对本发明保护范 围的限制， 所属领域技术人员应该明白， 在本发明的技术方案的基础上， 本领域技术人员不 需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。 说明书 4/4 页 6 CN 111400217 A 6 图1 图2 说明书附图 1/2 页 7 CN 111400217 A 7 图3 说明书附图 2/2 页 8 CN 111400217 A 8 。