《可调整增益的缓冲电路、包括其的接收电路和半导体装置.pdf》由会员分享，可在线阅读，更多相关《可调整增益的缓冲电路、包括其的接收电路和半导体装置.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202210932079.6 (22)申请日 2022.08.04 (30)优先权数据 10-2021-0114739 2021.08.30 KR (71)申请人 爱思开海力士有限公司 地址 韩国京畿道 (72)发明人 赵善起 (74)专利代理机构 北京弘权知识产权代理有限 公司 11363 专利代理师 许伟群李少丹 (51)Int.Cl. H03K 19/0185(2006.01) G06F 13/40(2006.01) (54)发明名称 可调整增益的缓冲电路、 包括其的接收电路 和半导体装。
2、置 (57)摘要 本申请公开了缓冲电路、 包括其的接收电路 和半导体装置。 该缓冲电路接收第一输入信号和 第二输入信号以生成第一输出信号和第二输出 信号。 缓冲电路包括负载电路。 负载电路接收增 益调整信号。 负载电路在增益调整信号被禁止时 增加缓冲电路的总增益， 并且在增益调整信号被 使能时增加缓冲电路的AC增益。 权利要求书3页 说明书10页 附图3页 CN 115733484 A 2023.03.03 CN 115733484 A 1.一种缓冲电路， 其包括： 第一输入晶体管， 其耦接在高电压轨与第二输出节点之间， 并且基于第一输入信号来 改变所述第二输出节点的电压电平； 第二输入晶体管。
3、， 其耦接在所述高电压轨与第一输出节点之间， 并且基于第二输入信 号来改变所述第一输出节点的电压电平； 以及 负载电路， 其耦接在所述第一输出节点、 所述第二输出节点和低电压轨之间， 并且在增 益调整信号被禁止时增加所述缓冲电路的总增益， 以及在所述增益调整信号被使能时增加 所述缓冲电路的AC增益。 2.根据权利要求1所述的缓冲电路， 其中， 所述负载电路包括： 第一有源电感器， 其耦接在所述第二输出节点与所述低电压轨之间； 第二有源电感器， 其耦接在所述第一输出节点与所述低电压轨之间； 以及 开关电路， 其基于所述增益调整信号将所述第一有源电感器选择性地耦接至所述第二 有源电感器。 3.根据。
4、权利要求2所述的缓冲电路， 其中， 所述第一有源电感器包括： 第一晶体管， 其耦接在所述第二输出节点与所述低电压轨之间； 以及 第一电阻元件， 其耦接在所述第二输出节点与所述第一晶体管的栅极之间。 4.根据权利要求3所述的缓冲电路， 其中， 所述第二有源电感器包括： 第二晶体管， 其耦接在所述第一输出节点与所述低电压轨之间； 以及 第二电阻元件， 其耦接在所述第一输出节点与所述第二晶体管的栅极之间， 以及 其中， 所述开关电路耦接在所述第一电阻元件的端部与所述第二电阻元件的端部之 间， 所述第一电阻元件的所述端部和所述第二电阻元件的所述端部分别耦接至所述第一晶 体管的栅极和所述第二晶体管的栅极。
5、。 5.根据权利要求1所述的缓冲电路， 还包括增益控制电路， 所述增益控制电路基于操作 信息来生成所述增益调整信号。 6.根据权利要求5所述的缓冲电路， 其中， 所述操作信息包括命令地址信号、 封装信息 和时钟信号的频率中的至少一个。 7.一种缓冲电路， 其包括： 第一输入晶体管， 其耦接在高电压轨与第二输出节点之间， 并且接收第一输入信号； 第二输入晶体管， 其耦接在所述高电压轨与第一输出节点之间， 并且接收第二输入信 号； 第一有源电感器， 其耦接在所述第二输出节点与低电压轨之间； 第二有源电感器， 其耦接在所述第一输出节点与所述低电压轨之间； 以及 开关电路， 其基于增益调整信号将所述第。
6、一有源电感器选择性地耦接至所述第二有源 电感器。 8.根据权利要求7所述的缓冲电路， 其中， 所述第一有源电感器包括： 第一晶体管， 其耦接在所述第二输出节点与所述低电压轨之间； 以及 第一电阻元件， 其耦接在所述第二输出节点与所述第一晶体管的栅极之间。 9.根据权利要求8所述的缓冲电路， 其中， 所述第二有源电感器包括： 第二晶体管， 其耦接在所述第一输出节点与所述低电压轨之间； 以及 权利要求书 1/3 页 2 CN 115733484 A 2 第二电阻元件， 其耦接在所述第一输出节点与所述第二晶体管的栅极之间， 以及 其中， 所述开关电路耦接在所述第一电阻元件的端部与所述第二电阻元件的端。
7、部之 间， 所述第一电阻元件的所述端部和所述第二电阻元件的所述端部分别耦接至所述第一晶 体管的栅极和所述第二晶体管的栅极。 10.根据权利要求7所述的缓冲电路， 还包括增益控制电路， 所述增益控制电路至少部 分地基于命令地址信号、 封装信息和时钟信号的频率来生成所述增益调整信号。 11.一种缓冲电路， 其包括： 第一输入晶体管， 其耦接在第二输出节点与低电压轨之间， 并且基于第一输入信号来 改变所述第二输出节点的电压电平； 第二输入晶体管， 其耦接在第一输出节点与所述低电压轨之间， 并且基于第二输入信 号来改变所述第一输出节点的电压电平； 以及 负载电路， 其耦接在所述第一输出节点、 所述第二。
8、输出节点和高电压轨之间， 在增益调 整信号被禁止时增加所述缓冲电路的总增益， 以及在所述增益调整信号被使能时增加所述 缓冲电路的AC增益。 12.根据权利要求11所述的缓冲电路， 其中， 所述负载电路包括： 第一有源电感器， 其耦接在所述高电压轨与所述第二输出节点之间； 第二有源电感器， 其耦接在所述高电压轨与所述第一输出节点之间； 以及 开关电路， 其基于所述增益调整信号将所述第一有源电感器选择性地耦接至所述第二 有源电感器。 13.根据权利要求12所述的缓冲电路， 其中， 所述第一有源电感器包括： 第一晶体管， 其耦接在所述高电压轨与所述第二输出节点之间； 以及 第一电阻元件， 其耦接在所。
9、述第二输出节点与所述第一晶体管的栅极之间。 14.根据权利要求13所述的缓冲电路， 其中， 所述第二有源电感器包括： 第二晶体管， 其耦接在所述高电压轨与所述第一输出节点之间； 以及 第二电阻元件， 其耦接在所述第一输出节点与所述第二晶体管的栅极之间， 以及 其中， 所述开关电路耦接在所述第一电阻元件的端部与所述第二电阻元件的端部之 间， 所述第一电阻元件的所述端部和所述第二电阻元件的所述端部分别耦接至所述第一晶 体管的栅极和所述第二晶体管的栅极。 15.根据权利要求11所述的缓冲电路， 还包括增益控制电路， 所述增益控制电路至少部 分地基于命令地址信号、 封装信息和时钟信号的频率来生成所述增。
10、益调整信号。 16.一种缓冲电路， 其包括： 第一输入晶体管， 其耦接在第二输出节点与低电压轨之间， 并且接收第一输入信号； 第二输入晶体管， 其耦接在第一输出节点与所述低电压轨之间， 并且接收第二输入信 号； 第一有源电感器， 其耦接在高电压轨与所述第二输出节点之间； 第二有源电感器， 其耦接在所述高电压轨与所述第一输出节点之间； 以及 开关电路， 其基于增益调整信号将所述第一有源电感器选择性地耦接至所述第二有源 电感器。 17.根据权利要求16所述的缓冲电路， 其中， 所述第一有源电感器包括： 权利要求书 2/3 页 3 CN 115733484 A 3 第一晶体管， 其耦接在所述高电压轨。
11、与所述第二输出节点之间； 以及 第一电阻元件， 其耦接在所述第二输出节点与所述第一晶体管的栅极之间。 18.根据权利要求17所述的缓冲电路， 其中， 所述第二有源电感器包括： 第二晶体管， 其耦接在所述高电压轨与所述第一输出节点之间； 以及 第二电阻元件， 其耦接在所述第一输出节点与所述第二晶体管的栅极之间， 以及 其中， 所述开关电路耦接在所述第一电阻元件的端部与所述第二电阻元件的端部之 间， 所述第一电阻元件的所述端部和所述第二电阻元件的所述端部分别耦接至所述第一晶 体管的栅极和所述第二晶体管的栅极。 19.根据权利要求16所述的缓冲电路， 还包括增益控制电路， 所述增益控制电路至少部 分。
12、地基于命令地址信号、 封装信息和时钟信号的频率来生成所述增益调整信号。 权利要求书 3/3 页 4 CN 115733484 A 4 可调整增益的缓冲电路、 包括其的接收电路和半导体装置 0001 相关申请的交叉引用 0002 本申请要求于2021年8月30日向韩国知识产权局提交的申请号为102021 0114739的韩国专利申请的优先权， 其全部内容通过引用合并于本文中如同全文阐述。 技术领域 0003 各种实施例总体上涉及集成电路技术， 并且更具体地， 涉及缓冲电路以及包括其 的接收电路和半导体装置。 背景技术 0004 电子设备包括许多电子元件， 而作为电子设备的计算机系统包括许多各自由。
13、半导 体构成的半导体装置。 构成计算机系统的半导体装置可以通过发送和接收时钟信号和数据 来彼此通信。 每个半导体装置可以包括缓冲电路， 该缓冲电路被配置为放大输入信号和/或 缓冲输入信号以生成输出信号。 一般的缓冲电路可以是差分放大器， 该差分放大器被配置 为差分地放大正输入信号和负输入信号以生成输出信号。 随着半导体装置的操作速度增 加， 由缓冲电路生成的输出信号的占空比易于失真。 尽管提出了包括被配置为调整输出信 号的占空比的电路的缓冲电路， 但是缓冲电路的增益和带宽可能由于包括在缓冲电路中的 电路的负载而减小。 发明内容 0005 在一个实施例中， 缓冲电路可以包括第一输入晶体管、 第二。
14、输入晶体管和负载电 路。 第一输入晶体管可以耦接在高电压轨与第二输出节点之间， 并且可以被配置为基于第 一输入信号来改变第二输出节点的电压电平。 第二输入晶体管可以耦接在高电压轨与第一 输出节点之间， 并且可以被配置为基于第二输入信号来改变第一输出节点的电压电平。 负 载电路可以耦接在第一输出节点、 第二输出节点和低电压轨之间， 并且可以被配置为在增 益调整信号被禁止时增加缓冲电路的总增益， 并且可以被配置为在增益调整信号被使能时 增加缓冲电路的AC增益。 0006 在一个实施例中， 缓冲电路可以包括第一输入晶体管、 第二输入晶体管、 第一有源 电感器、 第二有源电感器和开关电路。 第一输入晶。
15、体管可以耦接在高电压轨与第二输出节 点之间， 并且可以被配置为接收第一输入信号。 第二输入晶体管可以耦接在高电压轨与第 一输出节点之间， 并且可以被配置为接收第二输入信号。 第一有源电感器可以耦接在第二 输出节点与低电压轨之间。 第二有源电感器可以耦接在第一输出节点与低电压轨之间。 开 关电路可以被配置为基于增益调整信号将第一有源电感器选择性地耦接至第二有源电感 器。 0007 在一个实施例中， 缓冲电路可以包括第一输入晶体管、 第二输入晶体管和负载电 路。 第一输入晶体管可以耦接在第二输出节点与低电压轨之间， 并且可以被配置为基于第 一输入信号来改变第二输出节点的电压电平。 第二输入晶体管可。
16、以耦接在第一输出节点与 说明书 1/10 页 5 CN 115733484 A 5 低电压轨之间， 并且可以被配置为基于第二输入信号来改变第一输出节点的电压电平。 负 载电路可以耦接在第一输出节点、 第二输出节点和高电压轨之间， 可以被配置为在增益调 整信号被禁止时增加缓冲电路的总增益， 并且可以被配置为在增益调整信号被使能时增加 缓冲电路的AC增益。 0008 在一个实施例中， 缓冲电路可以包括第一输入晶体管、 第二输入晶体管、 第一有源 电感器、 第二有源电感器和开关电路。 第一输入晶体管可以耦接在第二输出节点与低电压 轨之间， 并且可以被配置为接收第一输入信号。 第二输入晶体管可以耦接在。
17、第一输出节点 与低电压轨之间， 并且可以被配置为接收第二输入信号。 第一有源电感器可以耦接在高电 压轨与第二输出节点之间。 第二有源电感器可以耦接在高电压轨与第一输出节点之间。 开 关电路可以被配置为基于增益调整信号将第一有源电感器选择性地耦接至第二有源电感 器。 附图说明 0009 图1是示出根据实施例的缓冲电路的配置的图。 0010 图2是示出根据实施例的缓冲电路的增益变化的曲线图。 0011 图3是示出根据实施例的缓冲电路的操作的时序图。 0012 图4是示出根据实施例的缓冲电路的配置的图。 0013 图5是示出根据实施例的半导体系统的配置的图。 0014 图6是示出根据实施例的接收电路。
18、的配置的图。 具体实施方式 0015 图1是示出根据实施例的缓冲电路100的配置的图。 参见图1， 缓冲电路100可以接 收第一输入信号IN1和第二输入信号IN2， 以生成第一输出信号OUT1和第二输出信号OUT2。 第二输入信号IN2可以是第一输入信号IN1的互补信号并且可以具有与第一输入信号IN1相 反的逻辑电平。 在一个实施例中， 第二输入信号IN2可以是参考电压。 参考电压可以具有对 应于电压范围的中间的电压电平， 该电压范围是第一输入信号IN1摆动的范围。 第二输出信 号OUT2可以是第一输出信号OUT1的互补信号并且可以具有与第一输出信号OUT1相反的逻 辑电平。 第一输出信号OU。
19、T1可以是正输出信号， 而第二输出信号OUT2可以是负输出信号。 缓 冲电路100可以耦接至高电压轨101和低电压轨102以进行操作。 可以经由高电压轨101施加 第一电源电压VH， 并且可以经由低电压轨102施加第二电源电压VL。 第二电源电压VL可以具 有低于第一电源电压VH的电压电平。 例如， 第一电源电压VH可以是供电电压， 而第二电源电 压VL可以是接地电压。 缓冲电路100可以基于第一输入信号IN1和第二输入信号IN2来改变 第一输出节点OP和第二输出节点ON的电压电平， 从而生成第一输出信号OUT1和第二输出信 号OUT2。 第一输出节点OP可以是正输出节点， 而第二输出节点ON。
20、可以是负输出节点。 缓冲电 路100可以是差分放大器， 其被配置为差分地放大第一输入信号IN1和第二输入信号IN2以 生成第一输出信号OUT1和第二输出信号OUT2。 0016 缓冲电路100还可以接收增益调整信号GAS。 基于增益调整信号GAS， 缓冲电路100 可以增加缓冲电路100的总增益或者可以增加缓冲电路100的交流(AC)增益。 总增益可以是 直流(DC)增益并且可以在相对低的频率下获得。 AC增益可以在相对高的频率下获得。 基于 说明书 2/10 页 6 CN 115733484 A 6 增益调整信号GAS， 缓冲电路100可以增加缓冲电路100的总增益， 以增加第一输出信号OU。
21、T1 和第二输出信号OUT2的有效持续时间。 基于增益调整信号GAS， 缓冲电路100可以增加缓冲 电路100的AC增益， 以调整第一输出信号OUT1与第二输出信号OUT2的占空比。 缓冲电路100 可以根据包括缓冲电路100的半导体装置的操作状态来增加总增益或AC增益。 0017 缓冲电路100可以包括第一输入晶体管111、 第二输入晶体管112和负载电路120。 第一输入晶体管111可以耦接在高电压轨101与第二输出节点ON之间， 并且第一输入晶体管 111可以接收第一输入信号IN1。 基于第一输入信号IN1， 第一输入晶体管111可以改变第二 输出节点ON的电压电平。 第二输出信号OUT。
22、2可以经由第二输出节点ON输出。 第二输入晶体 管112可以耦接在高电压轨101与第一输出节点OP之间， 并且第二输入晶体管112可以接收 第二输入信号IN2。 基于第二输入信号IN2， 第二输入晶体管112可以改变第一输出节点OP的 电压电平。 第一输出信号OUT1可以经由第一输出节点OP输出。 0018 第一输入晶体管111和第二输入晶体管112中的每一个可以是P沟道MOS晶体管。 当 第一输入信号IN1具有可以被确定为逻辑低电平的足够低的电压电平时， 第一输入晶体管 111可以将第二输出节点ON的电压电平改变为第一电源电压VH的电压电平。 当第二输入信 号IN2具有可以被确定为逻辑低电平。
23、的足够低的电压电平时， 第二输入晶体管112可以将第 一输出节点OP的电压电平改变为第一电源电压VH的电压电平。 第一输入晶体管111可以在 其源极处耦接至高电压轨101， 可以在其漏极处耦接至第二输出节点ON， 并且可以在其栅极 处接收第一输入信号IN1。 第二输入晶体管112可以在其源极处耦接至高电压轨101， 可以在 其漏极处耦接至第一输出节点OP， 并且可以在其栅极处接收第二输入信号IN2。 0019 负载电路120可以耦接在第一输出节点OP、 第二输出节点ON和低电压轨102之间。 根据第一输出节点OP和第二输出节点ON的电压电平， 负载电路120可以将第一输出节点OP 和第二输出节。
24、点ON耦接至低电压轨102， 以降低第一输出节点OP和第二输出节点ON的电压 电平。 负载电路120可以接收增益调整信号GAS。 基于增益调整信号GAS， 负载电路120可以增 加缓冲电路100的总增益或缓冲电路100的AC增益。 例如， 负载电路120可以在增益调整信号 GAS被禁止时增加缓冲电路100的总增益， 并且可以在增益调整信号GAS被使能时增加缓冲 电路100的AC增益。 例如， 增益调整信号GAS可以被使能为逻辑低电平。 0020 负载电路120可以包括第一有源电感器121、 第二有源电感器122和开关电路123。 第一有源电感器121可以耦接在第二输出节点ON与低电压轨102之。
25、间。 第二有源电感器122 可以耦接在第一输出节点OP与低电压轨102之间。 开关电路123可以接收增益调整信号GAS。 基于增益调整信号GAS， 开关电路123可以选择性地将第一有源电感器121和第二有源电感 器122彼此耦接。 当增益调整信号GAS被禁止时， 开关电路123可以将第一有源电感器121与 第二有源电感器122彼此电耦接。 当增益调整信号GAS被使能时， 开关电路123可以将第一有 源电感器121与第二有源电感器122电隔离。 0021 第一有源电感器121可以包括第一晶体管N1和第一电阻元件R11。 第一晶体管N1可 以耦接在第二输出节点ON与低电压轨102之间。 第一电阻元。
26、件R11可以在其一端耦接至第二 输出节点ON并且可以在其另一端耦接至第一晶体管N1的栅极。 第一晶体管N1可以是N沟道 MOS晶体管。 第一晶体管N1可以在其漏极处耦接至第二输出节点ON， 可以在其源极处耦接至 低电压轨102， 并且可以在其栅极处耦接至第一电阻元件R11的另一端。 0022 第二有源电感器122可以包括第二晶体管N2和第二电阻元件R12。 第二晶体管N2可 说明书 3/10 页 7 CN 115733484 A 7 以耦接在第一输出节点OP与低电压轨102之间。 第二电阻元件R12可以在其一端耦接至第一 输出节点OP并且可以在其另一端耦接至第二晶体管N2的栅极。 第二晶体管N。
27、2可以是N沟道 MOS晶体管。 第二晶体管N2可以在其漏极处耦接至第一输出节点OP， 可以在其源极处耦接至 低电压轨102， 并且可以在其栅极处耦接至第二电阻元件R12的上述另一端。 0023 开关电路123可以包括开关晶体管ST1。 开关晶体管ST1可以耦接在第一电阻元件 R11的端部与第二电阻元件R12的端部之间， 第一电阻元件R11的端部和第二电阻元件R12的 端部分别耦接至第一晶体管N1的栅极和第二晶体管N2的栅极。 开关晶体管ST1可以在其栅 极处接收增益调整信号GAS。 开关晶体管ST1可以是N沟道MOS晶体管。 开关晶体管ST1可以在 其漏极和源极中的一者处耦接至第一晶体管N1的。
28、栅极和第一电阻元件R11的另一端， 并且 开关晶体管ST1可以在其漏极和源极中的另一者处耦接至第二晶体管N2的栅极和第二电阻 元件R12的另一端。 0024 缓冲电路100还可以包括增益控制电路130。 增益控制电路130可以接收操作信息 OPI， 以提供增益调整信号GAS。 操作信息OPI可以是表示包括缓冲电路100的半导体装置的 各种操作参数的任何信息。 例如， 操作信息OPI可以包括命令地址信号CA、 封装信息PKG和时 钟信号CLK的频率中的至少一个。 增益控制电路130可以至少部分地基于命令地址信号CA、 封装信息PKG和时钟信号CLK的频率来生成增益调整信号GAS。 时钟信号CLK。
29、的频率可以是关 于半导体装置的操作速度的信息。 增益控制电路130可以基于时钟信号CLK的频率来生成增 益调整信号GAS。 时钟信号CLK的频率可以与半导体装置的操作速度有关。 半导体装置的操 作速度可以随着时钟信号CLK的频率变得更高而变得更快， 并且可以随着时钟信号CLK的频 率变得更低而变得更慢。 例如， 增益控制电路130可以在时钟信号CLK的频率相对低时将增 益调整信号GAS保持为禁止。 增益控制电路130可以在时钟信号CLK的频率较高时使能增益 调整信号GAS。 命令地址信号CA可以是用于指示半导体装置执行各种操作的信号。 0025 命令地址信号CA可以包括用于指定缓冲电路100的。
30、操作模式的信息。 例如， 增益控 制电路130可以在接收到具有关于第一操作模式的信息的命令地址信号CA时， 将增益调整 信号GAS保持为禁止。 增益控制电路130可以在接收到具有关于第二操作模式的信息的命令 地址信号CA时， 使能增益调整信号GAS。 第一操作模式可以是用于增加缓冲电路100的总增 益的模式， 并且第二操作模式可以是用于增加缓冲电路100的AC增益的模式。 基于命令地址 信号CA， 增益控制电路130可以调整增益调整信号GAS被使能的时间点。 例如， 当半导体装置 以高速操作并且命令地址信号CA指示半导体装置执行写操作时， 增益控制电路130可以在 增益控制电路130接收到命令。
31、地址信号CA的时间点之后经过预定时间量时使能增益调整信 号GAS。 缓冲电路100可以在半导体装置的写操作期间接收第一输入信号IN1和/或第二输入 信号IN2。 预定时间量可以是时延并且可以表示从命令地址信号CA被输入到半导体装置至 第一输入信号IN1和/或第二输入信号IN2被输入到缓冲电路100的延迟时间。 0026 封装信息PKG可以包括关于半导体装置的信号传输特性的信息。 例如， 当缓冲电路 100在层叠封装(Package on Package， PoP)的半导体装置内部接收到第一输入信号IN1和/ 或第二输入信号IN2时， 封装信息PKG可以具有逻辑高电平。 在层叠封装中， 尽管信号。
32、路径的 负载可能小并且经由信号路径传送的信号的摆动范围可能大， 但由于信号以高速传送， 因 此可能需要占空比调整操作。 因此， 增益控制电路130可以基于具有逻辑高电平的封装信息 PKG来使能增益调整信号GAS。 当缓冲电路100在多芯片封装(MultiChip Package， MCP)的 说明书 4/10 页 8 CN 115733484 A 8 半导体装置内部接收到第一输入信号IN1和/或第二输入信号IN2时， 封装信息PKG可以具有 逻辑低电平。 在多芯片封装中， 尽管信号路径的负载可能大并且经由信号路径传送的信号 的摆动范围可能小， 但由于信号以低速传送， 因此可能需要高增益而不是占。
33、空比调整操作。 因此， 增益控制电路130可以基于具有逻辑低电平的封装信息PKG来禁止增益调整信号GAS。 0027 缓冲电路100还可以包括使能晶体管140。 基于缓冲使能信号ENB， 使能晶体管140 可以将高电压轨101耦接至第一输入晶体管111和第二输入晶体管112中的每一个。 当使能 晶体管140根据缓冲使能信号ENB导通时， 第一电源电压VH可以被提供至第一输入晶体管 111和第二输入晶体管112。 缓冲使能信号ENB可以被使能为逻辑低电平， 以激活缓冲电路 100。 缓冲使能信号ENB可以由具有缓冲电路100的半导体装置提供。 使能晶体管140可以是P 沟道MOS晶体管。 使能晶。
34、体管140可以在其源极处耦接至高电压轨101， 可以在其漏极处共同 耦接至第一输入晶体管111的源极和第二输入晶体管112的源极， 并且可以在其栅极处接收 缓冲使能信号ENB。 0028 图2是示出根据实施例的缓冲电路的增益变化的曲线图。 参见图1和图2， 当增益调 整信号GAS被禁止为逻辑高电平( “H” )时， 开关晶体管ST1可以导通， 并且第一有源电感器 121和第二有源电感器122可以彼此耦接。 当第一有源电感器121和第二有源电感器122彼此 耦接时， 缓冲电路100可以具有自偏置放大器的结构， 因此缓冲电路100可以具有相对高的 总增益和/或DC增益。 缓冲电路100的增益可以在。
35、相对低的频率范围保持为相对高的值， 并 且可以在相对高的频率范围减小。 当增益调整信号GAS被使能为逻辑低电平( “L” )时， 开关 晶体管ST1可以被截止， 并且第一有源电感器121和第二有源电感器122可以彼此电隔离。 因 此， 缓冲电路100的总增益和/或DC增益可以减小。 然而， 缓冲电路100的AC增益可能增加。 在 增益调整信号GAS被使能时的缓冲电路100的DC增益可以小于在增益调整信号GAS被禁止时 的缓冲电路100的DC增益。 然而， 缓冲电路100可以在相对高的频率范围具有相对高的增益。 也就是说， 由于第一有源电感器121和第二有源电感器122彼此电隔离， 因此缓冲电路。
36、100的 增益中可能会出现电感峰化， 并且缓冲电路100的AC增益与缓冲电路100的DC增益相比可以 具有相对高的值。 0029 图3是示出根据实施例的缓冲电路的操作的时序图。 在下文中， 将公开参考图1至 图2描述的缓冲电路100的操作。 图3将第一输入信号IN1和第二输入信号IN2例示为差分信 号， 并且将第二输入信号IN2例示为第一输入信号IN1的互补信号。 缓冲电路100可以差分地 放大第一输入信号IN1和第二输入信号IN2， 以生成具有与第一输入信号IN1对应的逻辑电 平的第一输出信号OUT1和具有与第二输入信号IN2对应的逻辑电平的第二输出信号OUT2。 当增益调整信号GAS被禁止。
37、时， 开关晶体管ST1可以被导通并且缓冲电路100可以具有相对 高的总增益和/或DC增益。 缓冲电路100可以差分地放大第一输入信号IN1和第二输入信号 IN2， 以生成在比第一输入信号IN1和第二输入信号IN2摆动的范围更大的范围内摆动的第 一输出信号OUT1和第二输出信号OUT2。 然而， 由于第一输入信号IN1和第二输入信号IN2的 特性仍然保留在第一输出信号OUT1和第二输出信号OUT2中， 所以在第一输入信号IN1和第 二输入信号IN2的占空比失真为60:40的比率时， 第一输出信号OUT1和第二输出信号OUT2的 占空比可以保持为60:40的比率。 占空比可以是第一输入信号IN1或。
38、第一输出信号OUT1的逻 辑高电平脉冲部分与第二输入信号IN2或第二输出信号OUT2的逻辑高电平脉冲部分之间的 比率。 说明书 5/10 页 9 CN 115733484 A 9 0030 当增益调整信号GAS被使能时， 开关晶体管ST1可以被截止并且缓冲电路100可以 具有大于DC增益的AC增益。 当AC增益增加时， 随着第一输出信号OUT1和第二输出信号OUT2 的逻辑电平转变， 第一输出信号OUT1和第二输出信号OUT2中可能出现电感峰化。 当在第一 输出信号OUT1和第二输出信号OUT2的逻辑电平转换的时间点处第一输出信号OUT1和第二 输出信号OUT2中出现电感峰化时， 第一输出信号。
39、OUT1和第二输出信号OUT2的占空比可以被 调整。 因此， 第一输出信号OUT1和第二输出信号OUT2的占空比可以被调整为50:50的比率。 0031 图4是示出根据实施例的缓冲电路400的配置的图。 参见图4， 缓冲电路400可以接 收第一输入信号IN1和第二输入信号IN2， 以生成第一输出信号OUT1和第二输出信号OUT2。 第二输入信号IN2可以是第一输入信号IN1的互补信号并且可以具有与第一输入信号IN1相 反的逻辑电平。 在一个实施例中， 第二输入信号IN2可以是参考电压。 参考电压可以具有对 应于电压范围的中间的电压电平， 该电压范围是第一输入信号IN1摆动的范围。 第二输出信 。
40、号OUT2可以是第一输出信号OUT1的互补信号并且可以具有与第一输出信号OUT1相反的逻 辑电平。 缓冲电路400可以耦接至高电压轨401和低电压轨402以进行操作。 可以经由高电压 轨401施加第一电源电压VH， 并且可以通过低电压轨402施加第二电源电压VL。 第二电源电 压VL可以具有低于第一电源电压VH的电压电平。 例如， 第一电源电压VH可以是供电电压， 而 第二电源电压VL可以是接地电压。 缓冲电路400可以基于第一输入信号IN1和第二输入信号 IN2来改变第一输出节点OP和第二输出节点ON的电压电平， 从而生成第一输出信号OUT1和 第二输出信号OUT2。 缓冲电路400可以是差。
41、分放大器， 其被配置为差分地放大第一输入信号 IN1和第二输入信号IN2， 以生成第一输出信号OUT1和第二输出信号OUT2。 0032 缓冲电路400还可以接收增益调整信号GASB。 基于增益调整信号GASB， 缓冲电路 400可以增加缓冲电路400的总增益或者可以增加缓冲电路400的AC增益。 基于增益调整信 号GASB， 缓冲电路400可以增加缓冲电路400的总增益， 以增加第一输出信号OUT1和第二输 出信号OUT2的有效持续时间。 基于增益调整信号GASB， 缓冲电路400可以增加缓冲电路400 的AC增益， 以调整第一输出信号OUT1和第二输出信号OUT2的占空比。 0033 第一。
42、输入晶体管411可以耦接在第二输出节点ON与低电压轨402之间， 并且可以接 收第一输入信号IN1。 基于第一输入信号IN1， 第一输入晶体管411可以改变第二输出节点ON 的电压电平。 第二输出信号OUT2可以经由第二输出节点ON输出。 第二输入晶体管412可以耦 接在第一输出节点OP与低电压轨402之间， 并且可以接收第二输入信号IN2。 基于第二输入 信号IN2， 第二输入晶体管412可以改变第一输出节点OP的电压电平。 第一输出信号OUT1可 以经由第一输出节点OP输出。 0034 第一输入晶体管411和第二输入晶体管412中的每一个可以是N沟道MOS晶体管。 当 第一输入信号IN1具。
43、有可以被确定为逻辑高电平的足够高的电压电平时， 第一输入晶体管 411可以将第二输出节点ON的电压电平改变为第二电源电压VL的电压电平。 当第二输入信 号IN2具有可以被确定为逻辑高电平的足够高的电压电平时， 第二输入晶体管412可以将第 一输出节点OP的电压电平改变为第二电源电压VL的电压电平。 第一输入晶体管411可以在 其漏极处耦接至第二输出节点ON， 可以在其源极处耦接至低电压轨402， 并且可以在其栅极 处接收第一输入信号IN1。 第二输入晶体管412可以在其漏极处耦接至第一输出节点OP， 可 以在其源极处耦接至低电压轨402， 并且可以在其栅极处接收第二输入信号IN2。 0035 。
44、负载电路420可以耦接在第一输出节点OP、 第二输出节点ON与高电压轨401之间。 说明书 6/10 页 10 CN 115733484 A 10 根据第一输出节点OP和第二输出节点ON的电压电平， 负载电路420可以将第一输出节点OP 和第二输出节点ON耦接至高电压轨401， 以升高第一输出节点OP的电压电平和第二输出节 点ON的电压电平。 负载电路420可以接收增益调整信号GASB。 基于增益调整信号GASB， 负载 电路420可以增加缓冲电路400的总增益或缓冲电路400的AC增益。 例如， 负载电路420可以 在增益调整信号GASB被禁止时增加缓冲电路400的总增益， 并且可以在增益调。
45、整信号GASB 被使能时增加缓冲电路400的AC增益。 例如， 增益调整信号GASB可以被使能为逻辑高电平。 0036 负载电路420可以包括第一有源电感器421、 第二有源电感器422和开关电路423。 第一有源电感器421可以耦接在高电压轨401与第二输出节点ON之间。 第二有源电感器422 可以耦接在高电压轨401与第一输出节点OP之间。 开关电路423可以接收增益调整信号 GASB。 基于增益调整信号GASB， 开关电路423可以选择性地将第一有源电感器421与第二有 源电感器422彼此耦接。 当增益调整信号GASB被禁止时， 开关电路423可以将第一有源电感 器421与第二有源电感器。
46、422彼此电耦接。 当增益调整信号GASB被使能时， 开关电路423可以 将第一有源电感器421与第二有源电感器422彼此电隔离。 0037 第一有源电感器421可以包括第一晶体管P1和第一电阻元件R21。 第一晶体管P1可 以耦接在高电压轨401与第二输出节点ON之间。 第一电阻元件R21可以在其一端耦接至第二 输出节点ON并且可以在其另一端耦接至第一晶体管P1的栅极。 第一晶体管P1可以是P沟道 MOS晶体管。 第一晶体管P1可以在其源极处耦接至高电压轨401， 可以在其漏极处耦接至第 二输出节点ON， 并且可以在其栅极处耦接至第一电阻元件R21的另一端。 0038 第二有源电感器422可。
47、以包括第二晶体管P2和第二电阻元件R22。 第二晶体管P2可 以耦接在高电压轨401与第一输出节点OP之间。 第二电阻元件R22可以在其一端耦接至第一 输出节点OP并且可以在其另一端耦接至第二晶体管P2的栅极。 第二晶体管P2可以是P沟道 MOS晶体管。 第二晶体管P2可以在其源极处耦接至高电压轨401， 可以在其漏极处耦接至第 一输出节点OP， 并且可以在其栅极处耦接至第二电阻元件R22的上述另一端。 0039 开关电路423可以包括开关晶体管ST2。 开关晶体管ST2可以耦接在第一电阻元件 R21的端部和第二电阻元件R22的端部之间， 第一电阻元件R21的端部和第二电阻元件R22的 端部分。
48、别耦接至第一晶体管P1的栅极和第二晶体管P2的栅极。 开关晶体管ST2可以在其栅 极处接收增益调整信号GASB。 开关晶体管ST2可以是P沟道MOS晶体管。 开关晶体管ST2可以 在其漏极和源极中的一者处耦接至第一晶体管P1的栅极和第一电阻元件R21的另一端， 并 且开关晶体管ST2可以在其漏极和源极中的另一者处耦接至第二晶体管P2的栅极和第二电 阻元件R22的另一端。 0040 缓冲电路400还可以包括增益控制电路430。 增益控制电路430可以接收操作信息 OPI以提供增益调整信号GASB。 操作信息OPI可以是表示包括缓冲电路400的半导体装置的 各种操作参数的任何信息。 例如， 操作信。
49、息OPI可以包括命令地址信号CA、 封装信息PKG和时 钟信号CLK的频率中的至少一个。 增益控制电路430可以至少部分地基于命令地址信号CA、 封装信息PKG和时钟信号CLK的频率来生成增益调整信号GASB。 当时钟信号CLK的频率相对 低时， 增益控制电路430可以将增益调整信号GASB保持为禁止。 当时钟信号CLK的频率相对 高时， 增益控制电路430可以使能增益调整信号GASB。 0041 增益控制电路430可以在接收到具有关于第一操作模式的信息的命令地址信号CA 时， 保持禁止的增益调整信号GASB。 增益控制电路430可以在接收到具有关于第二操作模式 说明书 7/10 页 11 C。
50、N 115733484 A 11 的信息的命令地址信号CA时， 使能增益调整信号GASB。 基于命令地址信号CA， 增益控制电路 430可以调整增益调整信号GASB被使能的时间点。 例如， 当半导体装置以高速操作并且命令 地址信号CA指示半导体装置执行写操作时， 增益控制电路430可以在增益控制电路430接收 到命令地址信号CA的时间点之后经过预定时间量时， 使能增益调整信号GASB。 0042 当缓冲电路400在层叠封装(Package on Package， PoP)的半导体装置内部接收到 第一输入信号IN1和/或第二输入信号IN2时， 封装信息PKG可以具有逻辑高电平。 增益控制 电路4。