应用于多个微处理器的同步电路 【技术领域】
本发明涉及一种同步电路，尤其是指一种应用于多个微处理器的同步电路。
背景技术
在一个由许多个微处理器所组成的系统中，各微处理器之间的沟通、协同与同步的问题是最重要的，其彼此之间的同步表现决定了系统最后呈现的效果和质量。
对于多个微处理器之间的同步问题，熟知技术一般都利用一个微处理器作为主动处理器(Master MCU)，其余的微处理器则为从动处理器(SlaveMCU)，配合主动处理器的动作以达到同步的效果。例如美国专利US2006/0182214A1号，其中所提出的方法即是利用当中的一个微处理器做为主动处理器，并且送出同步信号给系统中其它的微处理器；除此之外，从动微处理器还需要一个全域参考频率以响应同步的时间。然而，这种设计不但过于复杂，而且扩充时还需要耗费相当大的成本，甚至需要全面重新设计。
另外，即使系统使用简单的全域重置信号及全域频率，也无法确认整个系统是否为同步一致的。这是因为每一个微处理器在进行重置和初始化时所需的时间都不同，要求消除这些时间差异是目前的半导体技术所无法达到的。
【发明内容】
缘于职务，申请人鉴于熟知技术中所产生的缺失，经过悉心试验与研究，并本着锲而不舍的精神，终构思出本发明-应用于多个微处理器的同步电路，以下为本发明的简要说明。
这里，有必要构思一种应用于多个微处理器的同步电路，利用此同步电路得以消除系统中各个微处理器的初始化时间不同的差异。此同步电路是利用开漏极端口的电气特性，使得系统上每一个微处理器的初始化状态全都反应在唯一的导线上，这里的导线是指电阻R1同时连接至MCU1～MCU3的导线；当所有的微处理器完成初始化之后，再利用单一系统频率信号，使得系统上每一个微处理器同步执行指令。
根据上述构想，本发明提出一种应用于多个微处理器的同步电路，包括：复数个微处理器，各该微处理器均具有：一频率信号端，接收一频率信号；一重置信号端，接收一重置信号；一控制端，发送一控制信号或接收一反应信号；及一指示端口端，提供一电压，以指示该微处理器是否完成初始化；以及一初始化状态指示电路，耦合于各该指示端口端；其中，当各该重置信号解除后，各该微处理器将该指示端口端上的该电压降低，以进行初始化，而当所有微处理器均完成初始化时，该指示端口端上的该电压升高，各该微处理器根据各该频率信号彼此协同工作并在各该控制端上发送该控制信号或接收该反应信号。
较佳地，其中该指示端口端是根据一功能选单(option table)而被决定为一开漏极端(open drain port)或一输出/入端。
较佳地，其中该初始化状态指示电路是由导线及电阻所构成。
较佳地，其中各该微处理器是由AND逻辑门、OR逻辑门及晶体管所构成。
较佳地，还具有一错误侦测电路，耦合于各该微处理器，用以侦测各该微处理器是否正常运作。
较佳地，其中该错误侦测电路是由AND逻辑门、反向器及计数器所构成。
较佳地，还具有一测试电路，用以测试哪个该微处理器异常运作。
较佳地，其中该测试电路是由电阻、反向器及指示灯所构成。
藉由下列图式及详细说明，能够对本发明得到更深入的了解：
【附图说明】
图1是本发明所提出的应用于多个微处理器的同步电路的电路方块图；
图2是本发明所提出的微处理器一较佳实施例的电路方块图；
图3是图2的微处理器的动作流程图；
图4是本发明所提出的微处理器的错误侦测方法的流程图；
图5是用以执行图4的错误侦测方法的错误侦测电路一较佳实施例的电路方块图；
图6是用以搭配图4的错误侦测方法的测试电路一较佳实施例的电路方块图。
【具体实施方式】
请参阅图1，其为本发明所提出的应用于多个微处理器的同步电路的电路方块图。在图1中，同步电路10主要是由复数个微处理器(本例中是三个微处理器)MCU1～3以及一初始化状态指示电路11所构成，其中初始化状态指示电路11是由电阻R1及导线所构成。
每一个微处理器均具有一频率信号端、一重置信号端、一控制端及一指示端口端。以微处理器MCU1为例，频率信号端接收一频率信号Clk_g，重置信号端接收重置信号reset，控制端对矩阵区域1发送一控制信号或接收一反应信号，指示端口端Port S则提供一电压以指示微处理器MCU1是否完成初始化。
同步电路10的运作方式如下：
当系统电源开启时，所有的微处理器等待重置信号reset解除之后，开始各自进行重置和初始化。在重置及初始化之中，各微处理器是将指示端口端Port S拉至低电压，藉此让系统中的其它微处理器知道这个微处理器尚未完成初始化及未能正常工作。而当该微处理器完成重置和初始化之后，其便会放开指示端口端Port S，等待指示端口端Port S的电压变成高电压，然后所有的微处理器便开始依照全域的频率信号Clk_g执行指令。此时，系统中的所有地微处理器均彼此同步地协同工作。按照着系统设计者所分配给每一个微处理器的数据，对于所负责的矩阵区域输出控制信号或接收其反应信号。
值得一提的是，指示端口端Port S是以开漏极端口(open-drain port)，来达到上述的功能。然而，当同样的微处理器被应用于不需同步的系统中时，指示端口端Port S是可以根据一功能选单(option table)而被决定为另一个一般的输入输出端；也就是说，微处理器并不需要设计一个同步专用的输入输出端口。
请参阅图2，其为本发明所提出的微处理器一较佳实施例的电路方块图。在图2中，微处理器20主要是由AND逻辑门21与22、OR逻辑门23及晶体管24所构成。
以下在配合图2的同时说明其内部动作方式。
请参阅图3，其为图2的微处理器的动作流程图。如图3所示，系统电源启动之后，开漏极端口预设成启动并降至低电位，接着下载功能选单。在功能选单读取完毕之后，微处理器会依照设定决定是否使用开漏极端口进行驱动。
(i)如果决定将其设定为一般输入输出端口，则接续重置与初始化动作，而当初始化完成之后，微处理器也会按照正常程序执行程序的各项功能。
(ii)如果决定将其设定为开漏极端口，微处理器将不改变设定，接续初始化动作，而当初始化完成之后，微处器则会等待开漏极端口的电压提升至高电压时，才接续执行程序的各项功能。
由于开漏极端口的特性，只要并联的任一微处理器不放开开漏极端口的电压，则初始化状态指示电路就不会提升至高电压，整个系统也就不会进入工作模式。因此，若系统中有任一微处理器发生异常而不将指示端口放开，整个系统便将停摆。
针对故障排除或生产测试等问题，必需设计一种系统检测的方式。由于所有微处理器上的指示端口是并联在一起，无法使用简单的电子量测方式得知是哪一个微处理器发生问题，因此提出一种错误侦测方法，图4为本发明所提出的微处理器的错误侦测方法的流程图。
如图4所示，系统电源启动之后，则藉由计数器探查错误侦测是否超时；若是，则代表错误已产生，即停止频率信号并开始测试；若否，则根据所有微处理器是否均已处于预备中，以决定是否执行所有微处理器的协同功能。
请参阅图5，其为用以执行图4的错误侦测方法的错误侦测电路一较佳实施例的电路方块图。由图5可看出，错误侦测电路50主要是由计数器51、反向器52及AND逻辑门53所构成。
请参阅图6，其为用以搭配图4的错误侦测方法的测试电路一较佳实施例的电路方块图。当错误侦测电路50汇报错误时，系统将会利用另外一组测试的提升电路，来逐一判定每一个微处理器是否发生异常以及指示端口是否仍然驱动。如图6的测试电路60所示，其主要是由电阻R2、指示灯61及反向器62所构成。当对每一个微处理器都测试过之后，如判定为异常，则工程人员只要替换该微处理器即可。在这种逐一检测的方式下，每一个微处理器的状态都能被检测，因此可以确保所有有问题的微处理器都可以被筛选出来。
综上所述，本发明主要提出一种应用于多个微处理器的同步电路，利用开漏极端口的电气特性，使得系统上每一个微处理器的初始化状态全都反应在唯一的导线上，这里的导线是指电阻R1同时连接至MCU1～MCU3的导线；当所有的微处理器完成初始化之后，再利用单一系统频率信号，使得系统上每一个微处理器同步执行指令。藉由这样的设计，系统开发者可以利用简单的指令计算，使得所有微处理器在同一个时间点输入输出其对应的数据，可节省设计成本并增加扩充空间。
附图标记说明：
10同步电路 11初始化状态指示电路
20微处理器 21、22、53AND逻辑门
23OR逻辑门 24晶体管
50错误侦测电路 51计数器
52、62反向器 60测试电路
61指示灯 R1、R2电阻
本领域的技术人员根据本发明所做的任何修饰和变更，均不脱离本发明所附带的权利要求的保护范围。